賽靈思同時推出六大領域優(yōu)化開發(fā)套件

　　全球可編程邏輯解決方案領導廠商賽靈思公司(Xilinx, Inc.)日前宣布，作為公司目標設計平臺最新一步的發(fā)展，賽靈思同時推出六大領域優(yōu)化開發(fā)套件。目標設計平臺是賽靈思公司幫助開發(fā)人員在FPGA 設計時專注于產品創(chuàng)新與差異化的創(chuàng)新理念。這些面向Virtex-6 和 Spartan-6 系列的開發(fā)平臺可大幅縮短實現(xiàn)最佳系統(tǒng)性能所需的時間，同時還確保片上系統(tǒng) (SoC) 開發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理、DSP，以及構建要求高速串行連接功能的系統(tǒng)，為設計團隊提供了專門針對設計流程而精心優(yōu)化的工具套件、全功能 IP 以及適合設計人員專業(yè)技術領域的通用的目標參考設計。

　　賽靈思平臺市場營銷總監(jiān) Brent Przybus 指出：“每款新套件都提供了經驗證的設計出發(fā)點，設計人員借此可以加速產品上市進程，同時還能獲得他們所需的工具，以確保能專注于產品的創(chuàng)新工作。我們?yōu)樵O計人員提供了全套精心優(yōu)化的開發(fā)資源，可幫助他們快速啟動設計工作，并最大限度地利用 Virtex-6 和 Spartan-6 FPGA 系列的真正創(chuàng)新功能和特性。”

　　套件充分利用FPGA器件功能與ISE設計套件創(chuàng)新

　　上述套件既支持利用 Virtex-6 系列 FPGA 面向高計算強度、高速、高密度 SoC 應用的設計開發(fā)，也支持利用 Spartan-6 系列 FPGA 面向注重性能、尺寸、功耗及成本的應用的設計開發(fā)。每個套件都充分利用上述兩大 FPGA 系列內的重要功能，包括：帶有集成PCI Express® 端點模塊的低功耗高速串行收發(fā)器、集成存儲器控制器，以及具有前加法器和先進控制功能的高級高性能數(shù)字信號處理芯片。

　　ISE® 設計套件 11.4版本對每個套件都提供支持，為Spartan-6 FPGA設計降低25%的運行時間，為之前發(fā)布的大型、復雜和高度使用的Virtex-6 SOC設計降低30%的運行時間。

　　所有套件配套提供可擴展的開發(fā)板、全功能的領域專用 IP核、目標參考設計、設計樣例、完整的文檔和線纜等，使設計人員可立即啟動開發(fā)工作。經全面驗證的目標參考設計是每個套件的核心，專門針對其支持的設計領域進行了精心優(yōu)化，而且既可按其原樣直接使用，也可加以修改擴展后再使用?？蛻暨€能獲得源代碼和仿真文件，用于在設計環(huán)境中構建自己的最終應用。

　　這些套件建立在今年早些時候宣布推出的 Spartan-6 FPGA 和Virtex-6 FPGA 基礎評估套件的基礎之上，隨后賽靈思及其生態(tài)合作伙伴還將推出 DSP和市場專用開發(fā)套件，如 2009 年11 月已推出的 Virtex-6 FPGA 廣播連接套件。

　　連接功能開發(fā)

　　連接開發(fā)套件包含目標參考設計，其將 FPGA 內的硬件模塊、賽靈思連接 IP 以及賽靈思聯(lián)盟計劃重要成員Northwest Logic公司的IP完美整合在一起，提供全面可擴展的 PCIe 到 XAUI 或千兆位以太網的橋接器。客戶可在 Virtex-6 FPGA 套件中選擇完全符合 PCIe gen 1 或 gen 2 x1、x2、x4 標準的版本，調整 DMA 設置以優(yōu)化系統(tǒng)帶寬，從外部 DDR3 存儲器中讀/寫數(shù)據(jù)，并鏈接到系統(tǒng)環(huán)境中的全 XAUI接口。Spartan-6 FPGA 套件幫助設計人員利用完整授權的Northwest Logic DMA引擎IP，將完全符合 PCIe gen 1 標準的接口與千兆位以太網相鏈接。這兩款套件幫助設計人員測量系統(tǒng)帶寬，優(yōu)化設置，以降低主機系統(tǒng)環(huán)境的功耗與成本。預先加載的目標參考設計經過精心優(yōu)化，可展示采用最高運行頻率達 250MHz的四個不同時鐘域的全功能連接系統(tǒng)。