賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

　　賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺(tái)開(kāi)發(fā)，推進(jìn)可編程勢(shì)在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時(shí)， 功耗如何在一定程度上影響到了最終的決策。。

　　眾所周知，FPGA 在摩爾定律作用下不斷發(fā)展，每一代新產(chǎn)品的推出，都提高了系統(tǒng)功能，加強(qiáng)了計(jì)算能力。不過(guò)，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展，設(shè)計(jì)和構(gòu)建 FPGA 的工程師們遇到了半導(dǎo)體物理屬性所造成的挑戰(zhàn)——構(gòu)建更小型晶體管所需的門(mén)電介質(zhì)即便在非工作狀態(tài)下也更容易出現(xiàn)漏電流問(wèn)題。這種漏電流或者說(shuō)靜態(tài)功耗是芯片總功耗的一部分。如果不在硅晶體管層面上采取措施，在單個(gè)器件上集成更多晶體管的優(yōu)勢(shì)就會(huì)受到影響。如果漏電流不斷提高，功耗也會(huì)增加，從而就會(huì)抵消 FPGA 所有性能提升和密度增加的優(yōu)勢(shì)，新一代工藝節(jié)點(diǎn)技術(shù)的采用也就毫無(wú)意義了。

　　客戶(hù)為了達(dá)到綠色技術(shù)要求，不惜一切努力降低功耗，在此關(guān)鍵時(shí)刻，F(xiàn)PGA 產(chǎn)業(yè)轉(zhuǎn)向采用 28 納米工藝技術(shù)。與此同時(shí)，在研發(fā)預(yù)算日趨緊張的情況下，幾乎大多數(shù)大批量應(yīng)用的 ASIC 開(kāi)發(fā)成本超標(biāo)，再加上新一代系統(tǒng)的 ASSP 缺乏投資，但 FPGA 只有滿(mǎn)足低功耗和高性能的要求，才能成為片上系統(tǒng) (SoC) 開(kāi)發(fā)的理想選擇。

　　客戶(hù)向賽靈思反映，他們?cè)趩蝹€(gè) FPGA 中集成更多功能時(shí)，考慮的重要因素就是PCB(印制電路板)級(jí)的系統(tǒng)功耗，只有這個(gè)問(wèn)題解決了，才能把此前在大型ASIC或多個(gè) ASSP 上實(shí)施的應(yīng)用轉(zhuǎn)向 FPGA 。降低 FPGA 功耗就相當(dāng)于簡(jiǎn)化電源系統(tǒng)要求，降低材料清單 (BOM) 成本，因?yàn)榈凸?FPGA 減少了對(duì)冷卻風(fēng)扇、散熱片及其它電源管理技術(shù)的依賴(lài)，有助于保持系統(tǒng)冷卻。如同所有半導(dǎo)體一樣，降低 FPGA 中的晶片溫度，自然也會(huì)提高器件的可靠性。

　　目前，ASIC 和 ASSP 由于開(kāi)發(fā)及加工成本較高，迅速被人們所棄用。同時(shí)，半導(dǎo)體新創(chuàng)公司缺乏風(fēng)險(xiǎn)資本融資，而知名的芯片制造商在新型 ASSP 投資方面又比較謹(jǐn)慎保守。在此情況下，設(shè)計(jì)人員幾乎無(wú)處獲得可替代的芯片來(lái)滿(mǎn)足其需求。

　　賽靈思決定在 28 納米工藝技術(shù)節(jié)點(diǎn)上采用高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝，并結(jié)合采用統(tǒng)一的可擴(kuò)展的架構(gòu)與全新增強(qiáng)型工具，幫助客戶(hù)推出既不超出客戶(hù)功耗預(yù)算，同時(shí)又能提供更高功能的器件，以便在與 ASIC 和 ASSP 的競(jìng)爭(zhēng)中脫穎而出。為了高效推出相關(guān)技術(shù)，賽靈思與全球數(shù)以百計(jì)的客戶(hù)進(jìn)行了積極溝通，以定義出高端 FPGA 產(chǎn)品——不僅完美集成收發(fā)器、存儲(chǔ)器、DSP、處理器和高速 I/O，而且能以最低的成本確保實(shí)現(xiàn)最低功耗與最高性能。

　　通過(guò)工藝技術(shù)和工具創(chuàng)新降低功耗

　　高介電層/金屬閘 (high-k metal gate)、高性能、低功耗工藝相對(duì)于前代技術(shù)而言，突破了傳統(tǒng)上的擴(kuò)展性壁壘，無(wú)需復(fù)雜的處理步驟或性能折衷就能實(shí)現(xiàn)顯著的節(jié)能優(yōu)勢(shì)。賽靈思選擇具有低漏電流特性的高介電層/金屬閘衍生技術(shù)，使產(chǎn)品的靜態(tài)功耗相對(duì)于采用標(biāo)準(zhǔn)高性能工藝技術(shù)的產(chǎn)品而言減少了一半。

　　每代新工藝的動(dòng)態(tài)功耗通常會(huì)不斷降低。作為總功耗的一部分，動(dòng)態(tài)功耗受電容充電、供電電壓和時(shí)鐘頻率的影響。動(dòng)態(tài)功耗的降低意味著在 FPGA的電力預(yù)算范圍內(nèi)可提升最大時(shí)鐘頻率，同時(shí)幾何尺寸的縮小能夠支持更多晶體管和電路。為了進(jìn)一步降低功耗，賽靈思還在其ISE®設(shè)計(jì)套件中整合了創(chuàng)新時(shí)鐘門(mén)控和管理技術(shù)，可將動(dòng)態(tài)功耗降低 20%。設(shè)計(jì)人員還能通過(guò)采用新的簡(jiǎn)化設(shè)計(jì)流程中提供的第五代局部重配置技術(shù)設(shè)計(jì)，以及對(duì)前代 FPGA 架構(gòu)的改進(jìn)進(jìn)一步管理功耗。

　　ISE 設(shè)計(jì)套件提供四種特定領(lǐng)域的設(shè)計(jì)配置：邏輯版本、DSP 版本、嵌入式版本以及系統(tǒng)版本，為異常多樣化的 FPGA 用戶(hù)社區(qū)了帶來(lái)了精湛的 FPGA 設(shè)計(jì)流程。每個(gè)版本在功能強(qiáng)大而又簡(jiǎn)便易用的工具套件 (tool flow) 中整合了完整的特定領(lǐng)域方法，包括IP, 使設(shè)計(jì)人員能夠致力于創(chuàng)建獨(dú)特差異化的增值產(chǎn)品應(yīng)用。通過(guò)對(duì)動(dòng)態(tài)功耗優(yōu)化以及部分重配置流程的最新改進(jìn)，該設(shè)計(jì)套件與賽靈思今天推出的FPGA 技術(shù)可謂絕配。

　　統(tǒng)一架構(gòu)支持設(shè)計(jì)和IP重復(fù)利用

　　賽靈思還通過(guò)統(tǒng)一 ASMBL™ 架構(gòu)提高客戶(hù)及整個(gè)生態(tài)系統(tǒng)的生產(chǎn)力。這是第四代 ASMBL 架構(gòu)，也是90 納米 Virtex®-4 系列后首度推出的創(chuàng)新型、業(yè)經(jīng)驗(yàn)證的柱狀技術(shù)。

　　統(tǒng)一是指推進(jìn)同代產(chǎn)品的 LUT 結(jié)構(gòu)、Block RAM 和 DSP 切片等常見(jiàn) FPGA 架構(gòu)特性的過(guò)程。統(tǒng)一架構(gòu)可簡(jiǎn)化設(shè)計(jì)向新一代器件或者在新一代系列器件間的移植，使系統(tǒng)制造商能充分利用其 IP 開(kāi)發(fā)投資，并能快速開(kāi)發(fā)新一代系統(tǒng)，擴(kuò)展產(chǎn)品系列，滿(mǎn)足鄰近市場(chǎng)的需求。