借助智能DAQ, 獲得高級數(shù)據(jù)采集技術(shù)

　　計(jì)數(shù)器/定時(shí)器的操作

　　如前所述，典型的多功能DAQ設(shè)備只有2個(gè)板載計(jì)數(shù)器，而智能DAQ則能在各條數(shù)字線上運(yùn)行計(jì)數(shù)器功能。 數(shù)字I/O節(jié)點(diǎn)能夠在NI LabVIEW FPGA中利用名為單周期定時(shí)循環(huán)的專業(yè)結(jié)構(gòu)，幫助用戶在2.5 MHz至200 MHz的特定頻率范圍內(nèi)執(zhí)行代碼。 例如，借助40 MHz的時(shí)鐘，用戶可使用單周期定時(shí)循環(huán)，在各條數(shù)字線上創(chuàng)建40 MHz計(jì)數(shù)器。 圖12(下圖)展現(xiàn)了程序框圖的樣式。

　　圖12. 配有智能DAQ的簡單事件計(jì)數(shù)器

　　由于計(jì)算值基于U32(32位整數(shù))的數(shù)據(jù)類型被發(fā)送至顯示控件，該代碼便在FPGA芯片上生成了1個(gè)40 MHz的32位計(jì)數(shù)器。 用戶可對其進(jìn)行數(shù)次復(fù)制與粘貼，令不同數(shù)字線上的多個(gè)計(jì)數(shù)器都能夠彼此完全并行地運(yùn)行。 通過對智能DAQ中參數(shù)的設(shè)置可以實(shí)現(xiàn)定時(shí)器操作的自定義。 通過選擇，用戶能夠每隔2個(gè)上升沿便進(jìn)行1次計(jì)數(shù)器遞增，甚至能基于計(jì)數(shù)寄存器的值觸發(fā)模擬采集。 許多復(fù)雜的計(jì)數(shù)器操作(如：有限脈沖序列生成和級聯(lián)式事件計(jì)數(shù))均需要使用2個(gè)計(jì)數(shù)器，這意味著使用典型多功能設(shè)備中的所有板載計(jì)數(shù)器。 在總共160條數(shù)字線的幫助下，智能DAQ硬件上定時(shí)器的最大數(shù)量很少受到I/O可用性的影響，而往往取決于FPGA芯片的大小。 由于NI LabVIEW代碼運(yùn)行于硅芯片中，因而用戶無需“裝備”或“重新裝備”通用計(jì)數(shù)器，即能全面控制計(jì)數(shù)器的運(yùn)行。

　　圖13(下圖)中的范例使用計(jì)數(shù)器，生成了一個(gè)連續(xù)脈沖序列并將暫停觸發(fā)器置于NI-DAQmx中。

　　圖13. 連續(xù)脈沖序列的生成和配有NI-DAQmx的暫停觸發(fā)器

　　在NI LabVIEW FPGA中，暫停觸發(fā)器無需接受配置，因?yàn)橹恍韬唵蔚臈l件結(jié)構(gòu)便能在硅芯片中實(shí)現(xiàn)相同的功能。 此處是通過智能DAQ運(yùn)行時(shí)所展現(xiàn)的相同功能(圖14)。

　　圖14. 連續(xù)脈沖序列的生成和配有智能DAQ的暫停觸發(fā)器

　　在這種情況下，數(shù)字I/O線DIO0用作暫停觸發(fā)，而脈沖將在數(shù)字I/O線DIO1上生成并輸出。使用單周期定時(shí)循環(huán)可令各個(gè)脈沖獲得25 ns的分辨率，因?yàn)檫@將成為單個(gè)計(jì)時(shí)在使用40 MHz定時(shí)源時(shí)的值。

　　數(shù)字I/O應(yīng)用

　　智能DAQ硬件提供多達(dá)160條硬件定時(shí)數(shù)字線，令諸多數(shù)字應(yīng)用成為可能。 我們已經(jīng)學(xué)習(xí)了如何使用數(shù)字I/O實(shí)現(xiàn)觸發(fā)、同步及計(jì)數(shù)器/定時(shí)器的運(yùn)行，而智能DAQ還可用于誤碼率測試、數(shù)字模式匹配、脈沖寬度調(diào)制、正交編碼器和數(shù) 字通信協(xié)議。 自定義或標(biāo)準(zhǔn)形式的串行接口均能直接通過數(shù)字定時(shí)框圖編程來實(shí)現(xiàn)。 舉例說明，SPI便是一款與硬件組件(如：微控制器或ADC)進(jìn)行通信時(shí)最常用的串口協(xié)議。 圖15(下圖)展現(xiàn)了在進(jìn)行16位SPI通信時(shí)，3條必要數(shù)字線所對應(yīng)的定時(shí)框圖。

　　圖15. SPI通信輸入定時(shí)框圖