一種基于C8051F310的UART擴(kuò)展實(shí)現(xiàn)

　　(2)定波特率下，4UART同時(shí)工作的測(cè)試結(jié)果見(jiàn)表2。

　　波特率上升到115200b/s時(shí)，UART傳輸出現(xiàn)大幅錯(cuò)誤，基本無(wú)正常數(shù)據(jù)。

　　(3)接入實(shí)際設(shè)備后輸出結(jié)果，發(fā)送指令碼：0xaa，取4設(shè)備數(shù)據(jù)。

　　由于設(shè)備1采集周期最長(zhǎng)達(dá)到300ms，因此其優(yōu)先級(jí)最高。且設(shè)備1一直發(fā)送數(shù)據(jù)。

　　實(shí)驗(yàn)中發(fā)現(xiàn)由于設(shè)備1，一直向上發(fā)送數(shù)據(jù)，其他端口數(shù)據(jù)無(wú)法接收，當(dāng)設(shè)備一端口被關(guān)閉后其他端口才可接收已經(jīng)發(fā)送數(shù)據(jù)。表明此前其他端口設(shè)備數(shù)據(jù)被暫時(shí)保存在了硬件的緩存當(dāng)中。

　　結(jié)語(yǔ)

　　通過(guò)實(shí)驗(yàn)表明在特定波特率條件下利用單片機(jī)實(shí)現(xiàn)的UART端口可以具有較好的穩(wěn)定性，且延遲時(shí)間可以被接收，同時(shí)利用協(xié)議方式可以有效地避免硬件擴(kuò)展串口存在的信道堵塞問(wèn)題。對(duì)于一般PC擴(kuò)展而言是一種很好的選擇。但同時(shí)可以看到這種方法在通用性上同硬件擴(kuò)展有很大差距，必須根據(jù)特定設(shè)備編寫特定協(xié)議，并且利用編程模擬的UART接口對(duì)于波特率和數(shù)據(jù)傳輸時(shí)間上具有很高的要求，因此對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合并不使用。

　　參考文獻(xiàn)：

　　[1] 龔建偉. VC串口通訊與工程實(shí)踐[M]. 電子工業(yè)出版社， 2005

　　[2] AN015 UART應(yīng)用筆記. http://www.xhl.com.cn/xhl/downfile/an015.pdf

　　[3] C8051F310技術(shù)手冊(cè)[R/OL].http://www.xinpian.net/Siliconlabs/C8051F/C8051F310_Short.pdf

　　[4] 蘇漪，譚潭. FPGA與DSP接口(UART)的設(shè)計(jì)實(shí)現(xiàn)與驗(yàn)證[J]. 無(wú)線電工程，2009(10)

　　[5] 鄭寶華，程德福. 基于FPGA的UART模塊設(shè)計(jì)與實(shí)現(xiàn)[J]. 吉林化工學(xué)院學(xué)報(bào)，2009(4)

　　[6] TI. OMAP1611/12 Multimedia Processor Datasheet[S]. 2003(11):110-115