一種基于C8051F310的UART擴展實現(xiàn)

　　(2)定波特率下，4UART同時工作的測試結(jié)果見表2。

　　波特率上升到115200b/s時，UART傳輸出現(xiàn)大幅錯誤，基本無正常數(shù)據(jù)。

　　(3)接入實際設(shè)備后輸出結(jié)果，發(fā)送指令碼：0xaa，取4設(shè)備數(shù)據(jù)。

　　由于設(shè)備1采集周期最長達到300ms，因此其優(yōu)先級最高。且設(shè)備1一直發(fā)送數(shù)據(jù)。

　　實驗中發(fā)現(xiàn)由于設(shè)備1，一直向上發(fā)送數(shù)據(jù)，其他端口數(shù)據(jù)無法接收，當(dāng)設(shè)備一端口被關(guān)閉后其他端口才可接收已經(jīng)發(fā)送數(shù)據(jù)。表明此前其他端口設(shè)備數(shù)據(jù)被暫時保存在了硬件的緩存當(dāng)中。

　　結(jié)語

　　通過實驗表明在特定波特率條件下利用單片機實現(xiàn)的UART端口可以具有較好的穩(wěn)定性，且延遲時間可以被接收，同時利用協(xié)議方式可以有效地避免硬件擴展串口存在的信道堵塞問題。對于一般PC擴展而言是一種很好的選擇。但同時可以看到這種方法在通用性上同硬件擴展有很大差距，必須根據(jù)特定設(shè)備編寫特定協(xié)議，并且利用編程模擬的UART接口對于波特率和數(shù)據(jù)傳輸時間上具有很高的要求，因此對于實時性要求較高的場合并不使用。

　　參考文獻：

　　[1] 龔建偉. VC串口通訊與工程實踐[M]. 電子工業(yè)出版社， 2005

　　[2] AN015 UART應(yīng)用筆記. http://www.xhl.com.cn/xhl/downfile/an015.pdf

　　[3] C8051F310技術(shù)手冊[R/OL].http://www.xinpian.net/Siliconlabs/C8051F/C8051F310_Short.pdf

　　[4] 蘇漪，譚潭. FPGA與DSP接口(UART)的設(shè)計實現(xiàn)與驗證[J]. 無線電工程，2009(10)

　　[5] 鄭寶華，程德福. 基于FPGA的UART模塊設(shè)計與實現(xiàn)[J]. 吉林化工學(xué)院學(xué)報，2009(4)

　　[6] TI. OMAP1611/12 Multimedia Processor Datasheet[S]. 2003(11):110-115