MIPS -- 適用于MCU的處理器

　　2.2 比較MIPS與ARM的性能特點

　　以RISC技術(shù)為基礎(chǔ)，并與可擴展的硬件和軟件設(shè)計相結(jié)合，MIPS架構(gòu)比ARM架構(gòu)提供了更高性能、更低功耗和更為緊湊的設(shè)計。MIPS起源于高性能工作站和服務(wù)器的設(shè)計，而ARM的初衷是針對低端移動系統(tǒng)開發(fā)的基本內(nèi)核。MIPS以其高性能產(chǎn)品的開發(fā)經(jīng)驗和設(shè)計優(yōu)勢進入主流嵌入式系統(tǒng)市場。而ARM傳統(tǒng)架構(gòu)中延續(xù)的種種方面限制其所能達到的性能等級，這使其與MIPS相比處于不利地位。

　　MIPS32 4K®處理器內(nèi)核（包括MIPS32 M4K®內(nèi)核）比同級的ARM Cortex-M系列內(nèi)核的性能更加優(yōu)良，應(yīng)用程序的運行速度更快。一部分原因是采用了更高效的MIPS ISA和經(jīng)過優(yōu)化的軟件工具，但主要原因是MIPS架構(gòu)優(yōu)越的設(shè)計功能，可實現(xiàn)更高的性能和執(zhí)行效率，包括對單片機設(shè)計中實現(xiàn)的典型功能進行加速。例如：

　　MIPS內(nèi)核包含32個GPR，而ARM內(nèi)核只包含16個GPR。這減少了寄存器溢出，從而實現(xiàn)更高的性能。

　　MIPS內(nèi)核包含影子寄存器組，而ARM內(nèi)核不包含。使用影子寄存器可以加速中斷處理的保存/恢復(fù)功能，從而使現(xiàn)場切換和中斷延時占用更少的周期。

　　MIPS架構(gòu)主要執(zhí)行單操作指令，而ARM指令在寫入GPR之前執(zhí)行多次操作（例如，移位操作數(shù)、運算、檢查條件位以及其他操作）。這使得MIPS可以更容易地達到較高的時鐘頻率。

　　與ARM相比，MIPS架構(gòu)工作時采用的存儲器尋址模式更簡單，從而更容易達到較高的時鐘工作頻率。

　　MIPS架構(gòu)的預(yù)測執(zhí)行較少，這最大程度地降低了邏輯復(fù)雜性，并使MIPS內(nèi)核可達到較高的頻率。

　　M4K和M14K無需分支預(yù)測。而ARM內(nèi)核采用復(fù)雜的分支預(yù)測邏輯。

　　MIPS架構(gòu)實現(xiàn)了帶延遲的分支，而ARM架構(gòu)未實現(xiàn)，因此在短流水線設(shè)計時MIPS可實現(xiàn)更高的效率。

　　MIPS同時提供32位和64位架構(gòu)，均可向下兼容并且更高性能的MIPS64也提供向下兼容。而ARM只提供32位架構(gòu)，并且不是所有版本都支持向下兼容。

　　3.專為高性能MCU設(shè)計的處理器內(nèi)核

　　在2002年，MIPS科技推出了M4K內(nèi)核，這是一款高性能的綜合性處理器內(nèi)核，專為MCU和小尺寸嵌入式控制器設(shè)計而進行了優(yōu)化。作為4K系列內(nèi)核（已擁有超過120家被授權(quán)商）的成員之一，M4K已授權(quán)于近30家公司，其作為控制器而被廣泛應(yīng)用于移動手機、DTV、電纜調(diào)制解調(diào)器、GPS和數(shù)碼相機系統(tǒng)中。此外，M4K內(nèi)核在Microchip Technology的32位PIC32系列MCU產(chǎn)品中作為標(biāo)準(zhǔn)微控制器實現(xiàn)。

　　M4K內(nèi)核的一系列設(shè)計功能提供了一流的性能，明顯優(yōu)于ARM Cortex-M系列處理器。

　　3.1 M4K執(zhí)行流水線

　　M4K內(nèi)核的性能可達到1.5 DMIPS/MHz，而按照ARM網(wǎng)站所列，Cortex-M3的性能只能達到1.25 DMIPS/MHz，大約比M4K低20%。（ARM Cortex-M0的性能甚至低至0.9 DMIPS/MHz，比MIPS32 M4K內(nèi)核低40%。Cortex-M0還具有眾多其他限制，我們將在后文介紹。）換句話說，Cortex-M3需要將時鐘頻率提高20%才能達到與M4K內(nèi)核相同的性能，但這樣做的后果是產(chǎn)生額外的功耗。

　　類似地，如第4節(jié)所述，M4K內(nèi)核運行CoreMark基準(zhǔn)測試的結(jié)果是2.297 CM/MHz，比同級的基于Cortex-M3的解決方案高出20-30%。MIPS注意到越來越多的人接受了CoreMark基準(zhǔn)測試，因為與Dhrystone DMIPS相比，其對于CPU性能的測量更精確。

　　M4K的執(zhí)行單元采用5級流水線微架構(gòu)（如圖2所示），而Cortex-M3內(nèi)核的執(zhí)行建立在3級流水線架構(gòu)上。M4K內(nèi)核的更深層流水線使其可工作于更高的最大時鐘頻率，這樣每秒可處理更多指令，從而實現(xiàn)比Cortex-M3更高的性能和執(zhí)行效率。

　　在M4K內(nèi)核中，所有ALU和移位運算都在單個周期內(nèi)完成。流水線中含有旁路邏輯，可提供對數(shù)據(jù)的快速訪問，讓數(shù)據(jù)在流水線執(zhí)行完成前供下一個指令調(diào)用。這使得執(zhí)行特定任務(wù)所需的周期數(shù)減少，因而性能得以提高。

　　圖2：M4K內(nèi)核5級流水線