FPGA如何改變改變嵌入設計格局？

　　由于經(jīng)濟下滑損及開發(fā)預算減少，嵌入系統(tǒng)設計者正在轉(zhuǎn)向FPGA（現(xiàn)場可編程門陣列）技術，以縮減開發(fā)周期、對抗設備老化以及簡化產(chǎn)品升級。通過采用數(shù)量龐大且不斷增加的FPGA開發(fā)工具、可重用邏輯單元以及市售商用模塊，設計者可以構思出高性能嵌入系統(tǒng)，并且能夠根據(jù)需求變化作重新配置，從而盡量減少對工程和制造的影響。過去，電路板設計者使用這些器件作系統(tǒng)元件之間的互連，但最新的高密度產(chǎn)品也可以替代一個典型嵌入項目中的處理器、內(nèi)存、定制邏輯及很多外設。盡管它有能力改變嵌入架構，設計者仍應分析性能、功率和成本局限，以確定FPGA技術最適用的地方。

　　自20世紀70年代可編程邏輯陣列出現(xiàn)以來，F(xiàn)PGA技術已發(fā)展成為一個興旺的市場。盡管每家供應商FPGA的精確結(jié)構不同，但基本FPGA架構都包含了有電可編程互連的邏輯塊陣列，用戶或設計者可以在制造以后作配置。早期的器件有數(shù)千個等效門，但今天這一數(shù)量已增長到數(shù)百萬。這種互連靈活性使設計者能夠建立準確匹配于特定嵌入應用需求的硬件功能。除了邏輯塊以外，最新器件還在硅片中嵌入專用處理器，使設計者能夠作出軟硬件權衡，滿足性能的需求。

　　在相符合的嵌入應用中，F(xiàn)PGA技術為開發(fā)人員提供了多種針對分立實現(xiàn)或定制邏輯實現(xiàn)的優(yōu)勢。很多有經(jīng)驗的設計者在說到自己采用FPGA的主要原因時，都會提到較短的開發(fā)日程、更低的非重復成本以及量產(chǎn)后合并改動的能力。在高性能應用中，設計者可以建立多個并行的計算結(jié)構，其性能超過專用處理器。FPGA有一個經(jīng)常被提及的缺點，那就是與通用處理器或定制ASIC相比需要更多的功耗。同樣，由于存在多個導通晶體管和連接路徑的電阻，采用FPGA的產(chǎn)品也慢于相比的普通設計。雖然沒有考慮其他方案的開發(fā)時間，但FPGA技術的重復成本高于普通電路或定制電路。

　　FPGA采用多種技術作互連和邏輯塊的編程。例如，反熔絲硅結(jié)構（antifuse-silicon）在其兩端施加一個高電壓時，會建立一個低電阻的鏈接。其優(yōu)點包括低串聯(lián)電阻和低寄生電容，但主要缺點是采用反熔絲的FPGA是一次寫入器件，因此無法重新配置。最常見的編程技術是靜態(tài)RAM單元，通過使能和禁止導通晶體管而對FPGA結(jié)構編程。雖然要多個晶體管才能實現(xiàn)一個存儲單元，但SRAM有快速的可重編程能力，并且可以用常規(guī)的硅CMOS技術來實現(xiàn)。基于SRAM的FPGA還需要一個外部引導器件，在上電時設定存儲器。另外也可以用EPROM、EEPROM和閃存技術作FPGA編程，優(yōu)點也是可重復編程能力，而無需外接引導器件。

　　制造商也創(chuàng)造出多種對FPGA電路作描述和編程的方法。最常見的方法是采用一種HDL（硬件描述語言），如Verilog或VHDL（超高速集成電路HDL），描述一個設計的功能和結(jié)構。一旦定義了架構，就可以用另外的工具在一款規(guī)定的FPGA上實現(xiàn)這個結(jié)構。這個過程包括了電源與結(jié)構優(yōu)化，然后是硬件分區(qū)、布局以及互連的布線。最后階段是將設計裝入目標FPGA，在真實的硬件環(huán)境中作測試。

　　圖1 National Instruments公司的嵌入軟件評估工具套件使用戶能夠從一個圖形化的框圖，創(chuàng)建、編譯和運行FPGA應用。

　　隨著FPGA功能伴隨復雜性和密度而增長，設計者發(fā)明了各種方式來交換HDL代碼的模塊化塊，這樣其他人就可以整合到自己產(chǎn)品中。這些功能塊一般叫做IP（知識產(chǎn)權）核心，它使制造商能夠重新使用以前設計中的電路部件，或只要簡單地從外部購買功能。IP核心的實例包括UART、以太網(wǎng)接口、編解碼器和微控制器等。制造商直接在一個FPGA硅片上物理地實現(xiàn)硬IP核心，并以HDL代碼形式提供軟核心，它可以跨多種器件作移植。IP核心可從FPGA供應商和第三方供應商處直接獲得，或從Open Cores等來源的免費開源HDL代碼獲得。商用IP通常要付費，并包括有文檔、驗證工具和支持。