Giantec采用Virtuoso流程實(shí)現(xiàn)了30%的效率提升

        2011年9月19日 — 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，今日宣布Giantec Semiconductor Corp.已采用Cadence  Virtuoso 統(tǒng)一定制/模擬（IC6.1）以及Encounter 統(tǒng)一數(shù)字流程生產(chǎn)其混合信號芯片。Giantec最近采用Cadence軟件設(shè)計(jì)并成功流片了一款用于低功耗微控制器的存儲器產(chǎn)品，這款低功耗微控制器應(yīng)用于智能卡、智能電表和消費(fèi)電子產(chǎn)品。使用Cadence Virtuoso統(tǒng)一定制/模擬流程開發(fā)其混合信號設(shè)計(jì)，Giantec實(shí)現(xiàn)了30%的效率提升。

        “當(dāng)今混合信號芯片的復(fù)雜性需要一種統(tǒng)一的方法進(jìn)行設(shè)計(jì)實(shí)現(xiàn)與驗(yàn)證，Cadence與客戶及合作伙伴密切合作，提供端到端的流程進(jìn)行硅實(shí)現(xiàn)。”Cadence解決方案營銷部主管Qi Wang說，“我們發(fā)現(xiàn)越來越多的證據(jù)表明這種方法對于復(fù)雜混合信號設(shè)計(jì)的成功至關(guān)重要，比如來自Giantec的高性能存儲器產(chǎn)品。”

        Giantec選擇Cadence統(tǒng)一Virtuoso與Encounter流程用于這種高性能設(shè)計(jì)，突顯了對于上市時(shí)間緊迫及功耗/性能目標(biāo)高的復(fù)雜芯片設(shè)計(jì)，使用全局化綜合EDA流程有著獨(dú)特的技術(shù)與商業(yè)優(yōu)勢。
“Cadence研發(fā)部門與我們緊密合作，解決了我們的特殊需要，而且通過使用Cadence Virtuoso技術(shù)，能夠?qū)崿F(xiàn)30%的效率提升。”Giantec設(shè)計(jì)部副總經(jīng)理Leo Li說，“使用Cadence的技術(shù)，為我們的混合信號設(shè)計(jì)帶來了更完整的解決方案，效率能夠顯著提高。”

        此外，Giantec已采用通過產(chǎn)品驗(yàn)證基于SKILL的工藝設(shè)計(jì)工具包（PDK）作為標(biāo)準(zhǔn)。Cadence的混合信號設(shè)計(jì)方法利用一種統(tǒng)一的方法學(xué)，模擬與數(shù)字團(tuán)隊(duì)在早期設(shè)計(jì)規(guī)劃、前端設(shè)計(jì)、功能驗(yàn)證、物理實(shí)現(xiàn)與封裝等方面承擔(dān)著共同的責(zé)任。這種由上至下的方法可以提高定制/模擬與數(shù)字工程團(tuán)隊(duì)的共同效率，有助于管理層實(shí)現(xiàn)積極的產(chǎn)品上市時(shí)間目標(biāo)，并提高盈利性。