FAQ-Virtex-7HT常見問題解答

　　1. 賽靈思將發(fā)布內(nèi)容是什么?

　　賽靈思將發(fā)布 Virtex-7 HT FPGA，該產(chǎn)品在單片 FPGA 中集成了業(yè)界最多數(shù)量的串行收發(fā)器—16個(gè) 28Gbps 和72個(gè) 13.1Gbps 串行收發(fā)器，能夠滿足 100Gbps 和 400Gbps 帶寬應(yīng)用的需要。如欲觀看賽靈思 28Gbps 收發(fā)器的演示視頻，請(qǐng)?jiān)L問：http://www.xilinx.com/cn/28gbps。 在該視頻中，信號(hào)完整性專家 Howard Johnson 博士對(duì) Virtex-7 HT FPGA 的 28Gbps GTZ 收發(fā)器芯片進(jìn)行了演示，該芯片可用于新一代 100G-400G 應(yīng)用。該演示采用實(shí)際的 PRBS31 模式，重點(diǎn)介紹了連接新一代 CFP2 光纖模塊所需的超廣視角和抖動(dòng)性能。

　　2. 是什么因素推動(dòng)了賽靈思28Gbps收發(fā)器FPGA解決方案的推出?

　　思科預(yù)計(jì)，2014 年全球 IP 流量將在 2009 年的基礎(chǔ)上增長(zhǎng)四倍，達(dá)到每月 64 EB，而 2009 年的月流量約為 15 EB。到 2014 年，全球年 IP 流量將達(dá)到近 0.75 ZB(767 EB)。一個(gè)ZB等于一萬(wàn)億GB(供參考： 1B=8bit， ，1KB=103B，1MB=106 ，1GB=09B，1TB=1012B，1PB=1015B拍字節(jié)約等于 1015 字節(jié)，1EB=B1018艾字節(jié)約等于 1018 字節(jié)，1ZB=1021B或 1,000,000,000,000,000,000,000 字節(jié)。

　　為了緊跟這一發(fā)展趨勢(shì)，通信設(shè)備廠商正在設(shè)計(jì)新一代 100 – 400Gbps 系統(tǒng)，以便在不擴(kuò)大外型或功耗預(yù)算的情況下最大限度地提高面板帶寬密度。由于通信行業(yè)正致力于將接口速率從 10Gbps 提高到 28Gbps 以支持更高帶寬，因此，面向芯片到光纖、芯片到背板以及芯片到芯片接口的抖動(dòng)預(yù)算需求已變得極其嚴(yán)格，這些和功耗一起，均成為賽靈思 Virtex-7 HT 器件開發(fā)中的重點(diǎn)。

　　3. 針對(duì)28Gbps 收發(fā)器有哪些高速協(xié)議?

　　需要 28Gbps 收發(fā)器支持的現(xiàn)有協(xié)議包括 IEEE 802.3.ba、25Gbps Infiniband、32Gbps Infiniband、OIF/CEI 28G-SR、OIF/CEI 28G-VSR 以及其它正在制定的協(xié)議。

　　4. Virtex-7 HT FPGA 支持哪些市場(chǎng)領(lǐng)域和應(yīng)用?

　　Virtex-7 HT 系列的功能組合支持廣泛的應(yīng)用，例如：從包含 290,000 個(gè)邏輯單元的低成本 100G“智能變速箱”芯片到包含 870,000 個(gè)邏輯單元的全球首款 400Gbps FPGA，應(yīng)用涵括100Gbps、2 x 100Gbps 或 400Gbps 接口、高效連接、基于 3Gbps 或 6Gbps 的傳統(tǒng)系統(tǒng)端接口和 10Gbps ASIC 及 ASSP 芯片等。

　　這意味著 Virtex-7 FPGA 可用于多種應(yīng)用，例如：支持 OTU-4(光傳輸單元)轉(zhuǎn)發(fā)器和復(fù)用轉(zhuǎn)發(fā)器的 100Gbps 線路卡、低成本 120Gbps 包處理線路卡、400Gbps 以太網(wǎng)線路卡、面向基站和遠(yuǎn)程無(wú)線電前端的19.6Gbps CPRI(通用公共無(wú)線電接口)以及 100Gbps 和 400Gpbs 測(cè)試設(shè)備。

　　包括雷達(dá)陣列以及偵察機(jī)在內(nèi)的航空航天和軍用產(chǎn)品應(yīng)用，還要求28Gbps 收發(fā)器提供更高的性能。如欲詳細(xì)了解基于 Virtex-7 HT FPGA 的應(yīng)用，請(qǐng)?jiān)L問：http://www.xilinx.com/cn/28gbps，查看賽靈思白皮書《Virtex-7 HT FPGA 提供行業(yè)最高帶寬并支持所有主流的串行、光傳輸和背板協(xié)議》。

　　5. Virtex-7 HT FPGA 相對(duì)于其它競(jìng)爭(zhēng)產(chǎn)品具有哪些優(yōu)勢(shì)?

　　· 更高帶寬：在單一 FPGA 設(shè)備上集成了 4 倍于對(duì)手的 28Gbps 收發(fā)器和72個(gè) 13.1Gbps 收發(fā)器，因此其性能是其它可編程解決方案的 2.7 倍，并且可提供 2.8Tbps 的雙向帶寬，而競(jìng)爭(zhēng)對(duì)手的雙向帶寬僅為 1Tbps。

　　· 更低抖動(dòng)：在車載測(cè)試中，串行收發(fā)器技術(shù)在 PRBS-31bps 模式下實(shí)現(xiàn)了 28Gbps 的傳輸速率，同時(shí)保持低低抖動(dòng)性，符合 OIF CEI28G 規(guī)范。

　　· 更低噪音：專有架構(gòu)可將模擬和數(shù)字電路之間的噪音耦合減少 5-10db。

　　6. 客戶在其應(yīng)用中是否真的需要16個(gè) 28Gbps 收發(fā)器?

　　是的，開發(fā) 400Gbps 線路卡的客戶希望部署能夠在輸入端支持 16 x 28Gbps 帶寬的單芯片解決方案，以便連接四個(gè) 400Gbps CFP2 光纖模塊，從而實(shí)現(xiàn)最佳的系統(tǒng)功耗密度。 這些系統(tǒng)還需要能夠在 48 和 72 個(gè) 10.3125Gbps 收發(fā)器之間以 200Gbps 或 400Gbps 速率連接多個(gè) NPU 或 ASIC 的接口。為了給 Virtex-7 HT FPGA提供 16x28Gbps 的帶寬，賽靈思還為器件提供 4 或 8 個(gè) 28Gbps 收發(fā)器，以支持 100Gbps 和 2 x 100Gbps 應(yīng)用。

　　7. Designs? 客戶為何不能只是簡(jiǎn)單地將兩個(gè)或更多 FPGA 互連在一起以實(shí)現(xiàn)更大規(guī)模的設(shè)計(jì)?

　　這種方法具有三處缺陷：可用的 I/O 端口非常有限，不足以連接那些必須在分段設(shè)計(jì)中 FPGA 之間傳輸信號(hào)所組成的復(fù)雜網(wǎng)絡(luò)，并且不足以將 FPGA 連接至系統(tǒng)的其它組件;FPGA 之間的信號(hào)延遲會(huì)制約性能;使用標(biāo)準(zhǔn)設(shè)備 I/O 在多個(gè) FPGA 之間創(chuàng)建邏輯連接會(huì)產(chǎn)生不必要的功耗。

　　8. 賽靈思 Virtex-7 HT FPGA 軟件何時(shí)上市?

　　支持 Virtex-7 系列的 ISE® Design Suite 軟件工具于今日上市。支持 Virtex-7 HT 的公共軟件將于 2011 年下半年上市。

　　9. 賽靈思 Virtex-7 HT FPGA 將于何時(shí)開始供貨?

　　. 首批器件將于 2012 年上半年上市。

　　10. 客戶可從何處獲得與 Virtex-7 HT FPGA 有關(guān)的更多信息?

　　訪問 http://www.xilinx.com/cn/28gbps，可獲得與 Virtex-7 HT FPGA有關(guān)的更多詳細(xì)信息，其中包括產(chǎn)品表格。