C8051F020高速ADC采樣的代碼優(yōu)化

　　在應用C8051F020的片內高速ADC進行時間序列采樣時，編寫代碼使ADC工作于最高速度是一個難題。本文從ADC的C語言中斷模式的驅動代碼設計開始，分析對應的匯編語言中消耗CPU的主要步驟，研究ADC采樣的優(yōu)化方式。經過驗證，通過使用額外定時器可以優(yōu)化ADC采樣結束時機的控制;而在時間關鍵場所，因為減少了現(xiàn)場保護和恢復的操作代碼，查詢方式比中斷模式具有更高的時間效率。

　　引言

　　在設計需要進行時間序列采樣的數(shù)據(jù)采集儀表中，需要用ADC對電壓信號進行等間隔高速采樣并緩存，帶有高速ADC的C8051F020[1]單片機是一種很好的選擇。C8051F020是一款由Silicon Laboratories公司生產的高性能8位混合信號兼容MCS-51單片機，內部集成4096字節(jié)的XRAM，以及2個帶有PGA的高速ADC，其中8位模數(shù)轉換器ADC1采樣率高達500kSPS(Sample per second)。在進行時間序列分析的應用中需要編程ADC1進行數(shù)據(jù)采集并將數(shù)據(jù)緩存到XRAM中。C8051F020的機器周期和時鐘周期相等(傳統(tǒng)單片機的機器周期等于其時鐘周期的12倍)，當使用24MHz的晶振時，速度最高可達到24MIPS(Million Instructions Per Second)，傳統(tǒng)單片機僅2MIPS。雖然這個速度看起來已經很快，但是如果需要使得ADC1工作于最高頻率，代碼的編寫則需要相當?shù)募记?。針對時間關鍵部分的編程，除了需要考慮常規(guī)的代碼優(yōu)化方案[2]，如循環(huán)展開、宏替換函數(shù)等之外，本文將從基本的采樣設計程序結構設計入手，研究如何在Keil集成開發(fā)環(huán)境下編寫合適的C語言代碼驅動F020的ADC1，使其工作于最高采樣率。

　　ADC1高速采樣的初步時間估算

　　時間序列的獲取需要進行等時間間隔采樣，也就是要編寫代碼驅動ADC1進行高速等間隔采樣并將數(shù)據(jù)存儲到有限數(shù)量的XRAM。C8051F020中沒有DMA模塊，控制ADC1采樣以及將采樣結果傳送到XRAM均需要CPU的直接操作。設定單片機系統(tǒng)時鐘24MHz，則其機器周期為T=1/24MHz≈41.67ns。ADC1的時鐘根據(jù)器件手冊最高可配置為6MHz[1]，可由系統(tǒng)時鐘4分頻得到;當ADC1工作于500kHz時，采樣周期為2μs=2000ns，在該段時間如果運行單周期的指令，可以運行2000ns/41.67ns=48條指令，簡記為48T。已采樣點數(shù)計算和判斷、跳轉以及外部存儲器的訪問等操作均需要執(zhí)行時間≥2T的指令，初步分析在此期間最多可以運行24條匯編指令。

　　為了實現(xiàn)等時間間隔采樣，根據(jù)對F020數(shù)據(jù)手冊的閱讀，應該采用定時器2或3周期觸發(fā)ADC1，并在ADC1采樣結束立即將采樣結果傳送到XRAM。該類程序的設計一般有兩種模式：查詢方式和中斷方式。通常而言，中斷有利于節(jié)約CPU時間，本設計即從中斷模式設計開始分析。