FPGA平臺(tái)的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)

　　摘要：本文提出了一種基于FPGA的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)方案。介紹了系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)和器件選型方案。并著重介紹了FPGA內(nèi)部功能模塊的設(shè)計(jì)，使整個(gè)處理系統(tǒng)既可支持大數(shù)據(jù)量的實(shí)時(shí)傳輸，又能滿足圖像數(shù)據(jù)實(shí)時(shí)處理的需要。

　　概述

　　在視頻信號(hào)處理過程中為保證實(shí)時(shí)性，首先要求實(shí)時(shí)圖像處理系統(tǒng)具有處理大數(shù)據(jù)量的能力。其次對(duì)系統(tǒng)的對(duì)外接口、功能、穩(wěn)定性等也有嚴(yán)格的要求。實(shí)時(shí)圖像處理算法中經(jīng)常要用到對(duì)圖像的求和、求差運(yùn)算、二維梯度運(yùn)算、圖像分割、邊緣探測(cè)等不同層次、不同種類的運(yùn)算。有的運(yùn)算結(jié)構(gòu)比較簡(jiǎn)單，但是數(shù)據(jù)量大，計(jì)算速度要求高;有些運(yùn)算對(duì)速度要求并不高，但計(jì)算方式和結(jié)構(gòu)比較復(fù)雜，難以用純硬件的方式實(shí)現(xiàn)。因此，實(shí)時(shí)圖像處理系統(tǒng)是要求運(yùn)算速度高、運(yùn)算種類多的綜合性信息處理系統(tǒng)。

　　圖像處理系統(tǒng)中，底層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，適用于FPGA通過硬件實(shí)現(xiàn)，這樣能同時(shí)兼顧速度及靈活性。高層運(yùn)算的特點(diǎn)是所處理的數(shù)據(jù)量較底層少，但算法結(jié)構(gòu)復(fù)雜，適宜采用運(yùn)算速度高、尋址方式靈活、通信能力強(qiáng)的DSP芯片來實(shí)現(xiàn)。

　　DSP+FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適用于模塊化設(shè)計(jì)，從而能夠提高運(yùn)算、處理的效率;同時(shí)開發(fā)周期短，易于維護(hù)和擴(kuò)展，適于實(shí)時(shí)圖像處理，對(duì)不同算法有較強(qiáng)的適應(yīng)能力。

　　硬件結(jié)構(gòu)設(shè)計(jì)

　　如圖1所示，實(shí)時(shí)圖像處理系統(tǒng)硬件設(shè)計(jì)可分為視頻信號(hào)處理部分和視頻信號(hào)輸入輸出部分。首先通過視頻A/D接收前端PAL制式模擬視頻信號(hào)，經(jīng)過處理轉(zhuǎn)換后輸出數(shù)字視頻信號(hào)。通過FPGA的時(shí)序控制將數(shù)字視頻信號(hào)存儲(chǔ)到SRAM中。然后利用DSP對(duì)SRAM中圖像數(shù)據(jù)的采集、運(yùn)算和處理，提取出有用的信息，最后將處理完成后的圖像數(shù)據(jù)通過FPGA的時(shí)序控制，整合成數(shù)字視頻信號(hào)輸出給視頻D/A，轉(zhuǎn)換成PAL制式模擬視頻信號(hào)輸出。

　　視頻信號(hào)輸入輸出部分主要由視頻A/D和視頻D/A組成?！　?/p>

 

　　視頻A/D采用ADI公司的10位高性能ADV7180，它具有三路模擬視頻通道，支持多種制式視頻信號(hào)輸入，輸出標(biāo)準(zhǔn)ITU656 4:2:2格式數(shù)字視頻信號(hào)。ADV7180還提供行、場(chǎng)同步信號(hào)和27MHz像素時(shí)鐘信號(hào)，省掉了時(shí)鐘同步電路的設(shè)計(jì)，為系統(tǒng)設(shè)計(jì)帶來了方便。內(nèi)置的I2C接口提供了對(duì)芯片內(nèi)部電路的控制功能。可實(shí)現(xiàn)對(duì)輸入視頻信號(hào)的預(yù)處理，比如對(duì)比度和亮度的控制、輸出數(shù)據(jù)格式的選擇控制等。FPGA控制數(shù)據(jù)傳輸?shù)臅r(shí)序，同時(shí)根據(jù)行、場(chǎng)同步信號(hào)，為SRAM提供地址信號(hào)和片選、讀寫等控制信號(hào)，將圖像數(shù)據(jù)存入SRAM中。