Multitest推出信號(hào)及電源完整性術(shù)語(yǔ)表

　　面向世界各地的集成元件制造商(IDM)和最終測(cè)試分包商，設(shè)計(jì)和制造最終測(cè)試分選機(jī)、測(cè)試座和負(fù)載板的領(lǐng)先廠商Multitest公司，日前發(fā)布信號(hào)及電源完整性術(shù)語(yǔ)表。由Multitest的信號(hào)完整性工程師Ryan Satrom編制的新術(shù)語(yǔ)表解釋了與電源完整性相關(guān)的主要術(shù)語(yǔ)和概念。

　　電源完整性是關(guān)于通過(guò)盡量降低電源配送網(wǎng)絡(luò)(PDN)的噪音來(lái)向DUT提干凈的電源電壓學(xué)術(shù)。正在迅速成為測(cè)試接口設(shè)計(jì)中的最大挑戰(zhàn)之一。

　　電源完整性的影響預(yù)計(jì)在未來(lái)幾年將不斷提高。對(duì)于測(cè)試業(yè)界來(lái)說(shuō)，了解到測(cè)試接口所帶來(lái)的電源完整性挑戰(zhàn)的相關(guān)問(wèn)題，并且提高其能力來(lái)應(yīng)對(duì)這些挑戰(zhàn)正在變得日益重要。