SoC中放大器和ADC的校準(zhǔn)

　　把概念投入實(shí)測(cè)

　　我們使用賽普拉斯推出的PSoC(可編程片上系統(tǒng))混合信號(hào)控制器(其包括靈活的模擬和數(shù)字外設(shè)以及板上微控制器)來(lái)測(cè)量CDS和兩點(diǎn)校準(zhǔn)等上述概念。該器件具有通用模擬模塊，其可以構(gòu)建可編程增益放大器、ADC、DAC、濾波器等各種模擬外設(shè)。此外，該器件還可提供非常靈活的模擬路由資源，包括輸入多路復(fù)用器、模擬輸出緩沖器、靈活的模塊間連接功能等。圖8給出了器件中模擬資源的配置情況?！　?/p>

 

　　我們?cè)谠鲆鏋?6的可編程增益放大器輸入處采用4:1的輸入多路復(fù)用器以切換輸入信號(hào)和模擬接地。PGA的輸出提供給12位增量型ADC。參考發(fā)生器可用于生成2.5V的模擬接地，然后被帶出到采用模擬緩沖器的引腳上。+60mV的輸入信號(hào)就2.5V參考連接到輸入引腳上。利用這種硬件設(shè)置，可編寫(xiě)三套不同的應(yīng)用代碼。

　　1. 無(wú)偏移或增益補(bǔ)償?shù)膽?yīng)用。
　　2. 采用CDS進(jìn)行偏移補(bǔ)償?shù)膽?yīng)用。
　　3. 通過(guò)兩點(diǎn)校準(zhǔn)進(jìn)行偏移和增益補(bǔ)償?shù)膽?yīng)用。

　　在上述所有三種應(yīng)用中，測(cè)量到的輸入顯示在LCD顯示器上。上述三種應(yīng)用獲得的測(cè)試結(jié)果如下所示：

　　輸入 +60mV
　　增益 16.00
　　參考 1.3V(內(nèi)部)　　

 

　　滿(mǎn)量程誤差為未校準(zhǔn)系統(tǒng)的+11%上下。僅用CDS進(jìn)行偏移補(bǔ)償，誤差可減少到大約+0.4%上下。而結(jié)合兩點(diǎn)校準(zhǔn)，誤差可降低到+0.07%上下。

　　下表列出了信號(hào)采集系統(tǒng)中采取不同技術(shù)消除偏移和增益誤差的優(yōu)缺點(diǎn)：　　

 

　　根據(jù)系統(tǒng)精度和成本的不同要求，我們可采用上述某種技術(shù)或結(jié)合采用多種技術(shù)，從而構(gòu)建起高精度信號(hào)采集系統(tǒng)。