新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > ARM推出新版高性能系統(tǒng)IP以滿足企業(yè)市場需求

ARM推出新版高性能系統(tǒng)IP以滿足企業(yè)市場需求

—— ARM最新互連技術將為網(wǎng)絡基礎設施與服務器提供可拓展系統(tǒng)級芯片解決方案
作者: 時間:2012-10-15 來源:電子產(chǎn)品世界 收藏

   日前宣布推出CoreLink  高速緩存一致性互連網(wǎng)絡(cache coherent network),以響應在未來10到15年劇增的數(shù)據(jù)量及市場對節(jié)能網(wǎng)絡基礎設施與服務器的需求。這項先進的系統(tǒng)IP每秒可傳輸高達1兆兆比特(terabit)的可用系統(tǒng)帶寬,幫助系統(tǒng)級芯片()設計廠商針對采用 Cortex™-A15 MPCore™處理器及下一代64位處理器的“多核”企業(yè)解決方案提供高性能的高速緩存一致性互連。

本文引用地址:http://butianyuan.cn/article/137664.htm

  CoreLink™ 目前已由儲存、移動網(wǎng)絡與客戶端計算的智能半導體領先設計商LSI、以及服務器的顛覆性技術創(chuàng)新提供商Calxeda率先取得授權。

  同時也宣布推出CoreLink DMC-520動態(tài)內存控制器,專為與CoreLin 協(xié)作進行了設計和優(yōu)化。這款新的動態(tài)內存控制器能為DDR3、DDR3L 及DDR4 DRAM等共享片外內存(shared off-chip memory)提供高帶寬接口,同時也是計劃2013年上市的整合了ARM Artisan® DDR4/3 PHY IP的ARM DDR4接口解決方案的一部分。

  Calxeda共同創(chuàng)辦人暨首席執(zhí)行官Barry Evans表示:“自2008年ARM開始投資Calxeda后,我們雙方便在滿足市場對數(shù)據(jù)中心的需求方面展開了密切合作,而且合作已初見成效。我們已經(jīng)開始著手開發(fā)采用ARM最新的CoreLink技術的下一代數(shù)據(jù)中心級的解決方案,并相信該產(chǎn)品的發(fā)布將為業(yè)界帶來一波新的沖擊。”

  LSI工程部門副總裁Gene Scuteri指出:“為滿足移動網(wǎng)絡流量快速增長的需求,LSI與ARM已開始密切合作研發(fā)功能豐富的片內互連(on-chip interconnect)技術,為產(chǎn)業(yè)領先的多核設備奠定基礎。結合LSI在網(wǎng)絡及運算數(shù)據(jù)量的深入了解,ARM處理器與互連技術的專業(yè)優(yōu)勢已經(jīng)發(fā)展出一套可靠的電信級互連架構,能為現(xiàn)今最先進的網(wǎng)絡提供可拓展的關鍵性能與服務質量。”

  CoreLink CCN-504是系列產(chǎn)品中的第一款,提供完全一致的高性能多核解決方案,最高可在同一塊硅片上支持16個核。通過讓系統(tǒng)中每一個處理器都能存取其它處理器的高速緩存,CoreLink CCN-504可強化異質多核與多群集CPU/GPU的系統(tǒng)一致性,進而減少片外內存的存取需求以節(jié)省時間和降低功耗,這是采用ARM big.LITTLE™處理器系統(tǒng)的關鍵促成要素。ARM big.LITTLE是一種新的技術典范,不僅可提供創(chuàng)作與運算內容所需的高性能,同時也能提高功耗效率并延長電池壽命。

  ARM處理器部門副總經(jīng)理Tom Cronk指出:“隨著未來10到15年數(shù)據(jù)使用量的快速增長,CoreLink CCN-504與DMC-520將在為多核應用提供高性能的系統(tǒng)IP解決方案扮演重要角色。同時也將確保服務質量與系統(tǒng)間的運行一致性,讓SoC設計廠商能用最佳系統(tǒng)延遲有效地處理大量的數(shù)據(jù)流。”

  CoreLink CCN-504同時支持ARM目前的高端處理器Cortex-A15及未來ARMv8架構的處理器,也是第一款ARM計劃推出的網(wǎng)絡互連系列產(chǎn)品。以成功的AMBA® 4 ACE™規(guī)格成為基礎,CoreLink CCN-504的研發(fā)也獲益于ARM在硬件一致性方面的豐富經(jīng)驗,它能提升功耗效率、并讓系統(tǒng)延遲低于軟件一致性的系統(tǒng)延遲。截止目前,AMBA 4 ACE規(guī)格下載已逾8千次。

  CoreLink CCN-504高速緩存一致性網(wǎng)絡包括集成L3高速緩存及偵聽過濾(snoop filter)功能。配置最高可達16MB的L3高速緩存,可針對需求較大的數(shù)據(jù)量增加片上高速緩存,并為處理器、高速IO接口與加速器之間進行數(shù)據(jù)的配置與分享提供低延遲的片上內存。探聽過濾器則消除了廣播一致性信息(broadcast coherency messaging)的需要,進一步減少了延遲與功耗。

  ARM CoreLink CCN-504高速緩存一致性網(wǎng)絡現(xiàn)已開放技術授權,合作伙伴則將于2013年推出樣品。



關鍵詞: ARM SoC CCN-504

評論


相關推薦

技術專區(qū)

關閉