Altera公開下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)

　　不久前，Altera公司公開了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專程來到北京，詳細(xì)介紹了創(chuàng)新技術(shù)的細(xì)節(jié)。

　　據(jù)Misha Burich博士介紹，Altera的20nm混合系統(tǒng)架構(gòu)包括40-Gbps收發(fā)器技術(shù)、下一代精度可調(diào)數(shù)字信號處理(DSP)模塊體系結(jié)構(gòu)以提供高達(dá)5 TFLOP(每秒5萬億次浮點(diǎn)運(yùn)算)的IEEE 754標(biāo)準(zhǔn)浮點(diǎn)運(yùn)算性能、異質(zhì)混合3D IC技術(shù)即通過創(chuàng)新的高速互聯(lián)接口來集成FPGA和用戶可定制HardCopy ASIC，或者集成包括存儲器、第三方ASIC、光接口等在內(nèi)的各種技術(shù)。

　　20nm混合系統(tǒng)架構(gòu)在功耗管理方面繼續(xù)創(chuàng)新，包括自適應(yīng)電壓調(diào)整、可編程功耗技術(shù)、以及工藝技術(shù)優(yōu)化等，使得Altera器件功耗比前一代降低了60%。異質(zhì)混合20nm系統(tǒng)的開發(fā)通過全功能高級設(shè)計(jì)環(huán)境得以實(shí)現(xiàn)，這一設(shè)計(jì)環(huán)境包括系統(tǒng)集成工具(Qsys)、基于C的設(shè)計(jì)工具(OpenCL™)以及DSP開發(fā)軟件(DSP Builder)。Altera持續(xù)關(guān)注通過增強(qiáng)其開發(fā)工具以在20nm實(shí)現(xiàn)業(yè)界最快的編譯時(shí)間，來提高設(shè)計(jì)人員的效能。

　　值得注意的是，Altera是業(yè)界唯一能夠在一個(gè)器件中集成FPGA和ASIC的公司。Altera下一代器件采用TSMC的20nm工藝技術(shù)和業(yè)界最高的系統(tǒng)集成度，并包括硬核ARM處理器子系統(tǒng)。20nm 片上系統(tǒng)(SoC) FPGA為客戶提供了從28-nm到20nm的軟件移植途徑，同時(shí)將處理器子系統(tǒng)的性能提高了50%。