Altera宣布業(yè)界首款支持FPGA的OpenCL工具

　　Altera公司(Nasdaq: ALTR) 日前宣布，提供FPGA業(yè)界的第一款用于OpenCL™ 的軟件開發(fā)套件(SDK) (開放計(jì)算語言) 的軟件開發(fā)套件，它結(jié)合了FPGA強(qiáng)大的并行體系結(jié)構(gòu)以及OpenCL并行編程模型。利用這一SDK，熟悉C語言的系統(tǒng)開發(fā)人員和編程人員能夠迅速方便的在高級語言環(huán)境中開發(fā)高性能、高功效、基于FPGA的應(yīng)用。Altera面向OpenCL的SDK使得FPGA能夠與主處理器協(xié)同工作，加速并行計(jì)算，而功耗遠(yuǎn)遠(yuǎn)小于硬件方案。Altera將在SuperComputing 2012 430號展位演示面向FPGA的OpenCL的性能和效能優(yōu)勢。　　

　　Altera公司產(chǎn)品和企業(yè)市場副總裁Vince Hu評論說：“業(yè)界提高系統(tǒng)性能的方法在不斷發(fā)展，從提高單核CPU的性能，到使用多核CPU，直至使用并行處理器陣列等。在這一趨勢下，我們發(fā)展到今天的現(xiàn)代FPGA，這種精細(xì)粒度、功能強(qiáng)大的并行數(shù)字邏輯陣列體系結(jié)構(gòu)支持并行計(jì)算。我們面向OpenCL的SDK支持客戶方便的采用FPGA，充分發(fā)揮所提供器件的性能和效能優(yōu)勢。”

　　Altera面向OpenCL的SDK設(shè)計(jì)流程

　　OpenCL是一種免版稅的開放標(biāo)準(zhǔn)，適用于跨平臺硬件加速器并行編程，包括，CPU、GPGPU和FPGA等。Altera面向OpenCL的SDK為硬件和軟件開發(fā)提供統(tǒng)一的高級設(shè)計(jì)流程，自動(dòng)完成典型硬件設(shè)計(jì)語言(HDL)流程大量耗時(shí)的任務(wù)。OpenCL工具流自動(dòng)將OpenCL內(nèi)核功能轉(zhuǎn)換為定制FPGA硬件加速器，增加接口IP，構(gòu)建互聯(lián)邏輯，生成FPGA編程文件。SDK包括鏈接OpenCL API的庫，調(diào)用運(yùn)行在CPU上的主程序。通過自動(dòng)處理這些步驟，設(shè)計(jì)人員能夠?qū)㈤_發(fā)精力集中在算法定義和迭代上，而不是設(shè)計(jì)硬件。

　　發(fā)揮OpenCL代碼的可移植性優(yōu)勢，隨著應(yīng)用需求的發(fā)展，用戶能夠?qū)⑵湓O(shè)計(jì)移植到不同的FPGA或者SoC FPGA上。采用SoC FPGA，CPU主機(jī)嵌入到FPGA中，提供了單芯片解決方案，與使用兩個(gè)單獨(dú)的器件相比，顯著提高了CPU主機(jī)和FPGA之間的帶寬，減小了延時(shí)。

　　使用FPGA提高異構(gòu)平臺的并行處理能力

　　Altera面向OpenCL的SDK支持編程人員充分發(fā)揮FPGA強(qiáng)大的并行、精細(xì)粒度體系結(jié)構(gòu)優(yōu)勢，加速并行計(jì)算。CPU和GPGPU的并行線程是在內(nèi)核陣列上執(zhí)行的，與此不同，F(xiàn)PGA可以把內(nèi)核功能傳送到專用深度流水線硬件電路中，它使用了流水線并行處理概念，在本質(zhì)上就是多線程的。這些流水線的每一條都可以復(fù)制多次，支持多個(gè)線程并行執(zhí)行，提供更強(qiáng)的并行處理功能。與其他的硬件實(shí)現(xiàn)方案相比，結(jié)果是基于FPGA的解決方案每瓦性能提高了5倍以上。

　　Altera與多個(gè)電路板合作伙伴合作，為客戶提供COTS電路板解決方案。目前，BittWare和Nallatech的電路板設(shè)計(jì)支持Altera OpenCL。今后發(fā)布的SDK還將支持更多的第三方電路板。

　　Altera進(jìn)行了各種基準(zhǔn)測試，表明，在FPGA開發(fā)中使用OpenCL工作臺，能夠大幅度提高效能和性能以及功效。在早期基準(zhǔn)測試基礎(chǔ)上，并且在各種市場上與客戶合作，在視頻處理應(yīng)用中使用SDK的客戶與在金融應(yīng)用中使用CPU的另一客戶相比，能夠節(jié)省數(shù)月的開發(fā)時(shí)間，而且性能提高了9倍。

　　供貨信息

　　Altera面向OpenCL的SDK已經(jīng)投產(chǎn)，通過早期使用計(jì)劃向客戶供貨。