20nm的價值: 繼續(xù)領(lǐng)先一代

　　從第一代到第二代All Programmable 3D IC

　　和一個純粹的單芯片解決方案所可能達到的結(jié)果相比，賽靈思28nm同構(gòu)和異構(gòu)Virtex^® 3D IC把設(shè)計容量、系統(tǒng)級性能和系統(tǒng)集成的水平均整整翻了一番，提供了領(lǐng)先一代的價值優(yōu)勢。通過賽靈思堆疊硅片互連技術(shù)(SSIT)中的硅中介層，賽靈思 FPGA和收發(fā)器混合信號裸片和超過10,000個可編程互連集成在一起。

　　為在20nm繼續(xù)領(lǐng)先一代，賽靈思將利用一個兩級接口擴大其3D IC的架構(gòu)，讓同構(gòu)和異構(gòu)裸片的集成均能基于開放的行業(yè)標準實現(xiàn)。從而把邏輯??容量擴展1.5倍或增加30-40M ASIC等效門的設(shè)計。此外，這些器件將擁有4倍的收發(fā)器帶寬，利用> 33GB/s的收發(fā)器(最終到56GB/s)。此外，DDR4高性能存儲器接口，以及具有更寬更高帶寬、更低功耗的集成的存儲裸片，將實現(xiàn)更高性能的應(yīng)用。

　　要支持最高的級別、最高的性能和簡便的設(shè)計，可編程互聯(lián)的帶寬要增加5倍以上。有了這個新級別的互連和新型可編程芯片和內(nèi)存的功能，賽靈思正在開發(fā)第二代 All Programmable 3D IC技術(shù)，致力于實現(xiàn)最高層次的可編程系統(tǒng)集成。　　

 

　　針對結(jié)果質(zhì)量和生產(chǎn)力從優(yōu)化發(fā)展到“協(xié)同優(yōu)化”

　　在領(lǐng)先地位不斷擴展至28nm的過去4年中，賽靈思從頭全新開發(fā)了一個下一代的設(shè)計環(huán)境與工具套件—Vivado。如果沒有這樣的設(shè)計套件，賽靈思公司的3D IC技術(shù)就不能得到有效的利用。對于FPGA和SoC，新的設(shè)計套件進一步把設(shè)計的結(jié)果質(zhì)量(QOR)提升了高達3個速度等級，削減動態(tài)功耗高達50%，布線能力和資源利用率??提升20%多，并加快實現(xiàn)速度高達4倍。

　　目前，賽靈思利用下一代Vivado設(shè)計套件，進一步“協(xié)同優(yōu)化”其20nm芯片器件。通過構(gòu)建和優(yōu)化工具，器件和IP相結(jié)合，設(shè)計人員可以最大化地釋放芯片的價值，同時縮短他們的設(shè)計和實現(xiàn)過程。因此，這些新一代20nm的FPGA中，第二代All Programmable SoC和第二代3D IC技術(shù)將可以提供領(lǐng)先一個節(jié)點的性能優(yōu)勢，大幅降低功耗，提供業(yè)界最高水平的可編程系統(tǒng)集成，并進一步加速集成和實現(xiàn)的速度。

　　提供更高的客戶價值

　　半導(dǎo)體行業(yè)的領(lǐng)導(dǎo)者正在逐步發(fā)現(xiàn)20nm的價值，而且一些設(shè)計已經(jīng)正在進行中。賽靈思公司看到了這個工藝節(jié)點所擁有的巨大潛力，因此也在不斷地探索新的方式,致力于通過28nm已經(jīng)建立且在20nm將繼續(xù)擴展的創(chuàng)新技術(shù)持續(xù)發(fā)掘這些潛在的價值。這些新的產(chǎn)品將提供最引人注目的ASIC和ASSP可編程替代方案。把20nm技術(shù)部署在一個All Programmable FPGA和第二代SoC和3D IC技術(shù)相結(jié)合的產(chǎn)品系列之中，將使得賽靈思能夠提供領(lǐng)先典型工藝節(jié)點整整一代的更高價值，同時也使得賽靈思及其客戶都能夠領(lǐng)先其競爭對手整整一點。當賽靈思的產(chǎn)品系列正式推出的時候?qū)济總€系列的更多細節(jié)。賽靈思在20nm FPGA上正同戰(zhàn)略客戶開展通力協(xié)作，并提供有限制進入的產(chǎn)品定義與技術(shù)文檔信息。