ASIC都去哪兒了？

　　多個數字ASIC和處理器芯片集成到單個器件是20世紀90年代中期以來ASIC設計數量大幅減少的一個重要原因。EDA發(fā)布的研究報告顯示，ASIC設計數量從1997年開始進入頂峰時期，每年約11,000個，隨后則面臨以下三重挑戰(zhàn)：

　　1. 將多個ASIC、處理器和其它器件進一步集成到單個SoC，而且遵循摩爾定律的發(fā)展速度。(Fluke 91 ScopeMeter顯然是這類ASIC整合的首選對象。)

　　2. 1999/2000年的互聯網泡沫破滅以及隨后2008/2009年的經濟衰退。

　　3. 尖端納米工藝SoC的設計和NRE成本迅速增加。

　　在上述三大趨勢影響下，ASIC的設計數量從1997年的峰值到現在已經削減了約80%。

　　在某些市場領域，ASSP也出現了類似的趨勢，在設計和NRE成本方面跟ASIC的問題大同小異。此外，ASSP廠商也要面臨多種不同市場的要求，因為ASSP的目標市場跟其它所有市場一樣也在越來越細分化。這一趨勢會導致任何特定ASSP的銷量下降，從而催生了涵蓋多種不同要求組合的“超集 (superset)”ASSP的開發(fā)。不過一個用戶如果選擇了“超集”ASSP，那就是說只使用ASSP的一部分功能，而ASSP的成本卻高于他們實際所需的。說到底，ASSP用戶，也就是系統(tǒng)廠商，要為超集ASSP支付更多成本，而現在的ASSP越來越無法充分滿足某種特定的設計要求了。

　　這時就要讓可編程邏輯器件發(fā)揮作用。(您已經料到我要這么說了吧?)最新型28nm器件，如賽靈思7系列FPGA和Zynq All Programmable SoC，都能在眾多設計中取代ASIC和ASSP。

　　舉例來說，安捷倫(Angilent)公司近期宣布在其新一代Fusion HPLC(高效液相色譜)儀表系列中采用賽靈思Zynq-7000平臺，新系列產品將取代公司現有的1200系列HPLC。(敬請參見我在ARM網站上的嘉賓博客“安捷倫生命科學采用賽靈思技術確保軟硬件儀表平臺可充分滿足未來要求 (“Agilent Life Sciences future-proofs HW/SW instrument platform with Xilinx)”。)Agilent 1200系列儀表模塊采用了內嵌在FPGA中的PowerPC微處理器。

　　針對安捷倫的新一代HPLC儀表模塊，Fusion設計團隊將新設計集成到同一芯片上：也就是帶有雙處理器的賽靈思Zynq-7000系列的一款產品。設計團隊對當前HPLC儀表系列固件和VHDL硬件設計的大部分均實現了再利用。起初，新設計只使用Zynq All Programmable Soc的一個片上ARM處理器，不過Fusion設計團隊認為Zynq-7000 SoC上的第二個ARM處理器的更多處理資源也能發(fā)揮很大作用。因為種種原因，這種單芯片技術的軟/硬件可重編程功能的結合為安捷倫設計團隊帶來了巨大競爭優(yōu)勢，ARM網站博客介紹了具體情況。

　　雖然安捷倫這個例子講的是分析儀表應用領域，但同樣的情況也適用于日常大多數市場。特別是在通信、網絡和數據中心市場上這種情況尤為明顯。隨著通信速率的提升，上述市場不斷需要最先進的芯片生產工藝，從而實現所需的性能。但是，設計成本快速提升，細分市場越來越小而且快速增加，這些壓力同樣存在，再加上快速變化的標準也是市場的基本現象，因此ASIC和ASSP解決方案在經濟上越來越沒有吸引力了。 軟硬件All Programmable解決方案則越來越具吸引力。

　　現在您或許要想，我是不是太有點自吹自擂了。如果說我還沒有給您足夠的論據證明，那說明我的工作做得不好。下面給出賽靈思All Programmable器件在通信、網絡和數據中心應用領域已經取代200多款ASIC和ASSP的部分情況概覽：　　

 

　　根據上述論據，我希望您也能同意我的觀點，那就是越來越多應用領域正在用All Programmable器件取代ASIC和ASSP，這是大勢所趨。我今后幾個月還要在All Programmable 星球社區(qū)進一步深入地詳細分析這一趨勢，目的就是讓您了解更多信息，并通過我介紹的方法解決您自己的一些設計問題。