一種基于ARM和FPGA的環(huán)形緩沖區(qū)接口設(shè)計
加入技術(shù)交流群
2．2 發(fā)送程序設(shè)計
首先介紹數(shù)據(jù)的發(fā)送過程，也就是數(shù)據(jù)幀從ARM到FPGA的發(fā)送流程。程序分為兩個部分，一個是ARM端的程序，負(fù)責(zé)將來自用戶的數(shù)據(jù)組成最大不超過256雙字節(jié)的數(shù)據(jù)幀，然后向FPGA內(nèi)部的發(fā)送緩沖區(qū)寫數(shù)據(jù)幀；另外一個是FPGA端的程序，負(fù)責(zé)將接收的ARM數(shù)據(jù)幀寫入發(fā)送緩沖區(qū)，同時將各個子緩沖空間的數(shù)據(jù)依次提取出來，傳遞給物理層進(jìn)行發(fā)送。
發(fā)送部分ARM端的程序流程圖如圖3所示。將用戶數(shù)據(jù)首先組裝成規(guī)定大小的數(shù)據(jù)幀，然后判斷發(fā)送緩沖區(qū)是否有空閑的子緩沖空間，若發(fā)送緩沖區(qū)滿則等待，否則將數(shù)據(jù)幀發(fā)送到統(tǒng)一編址的發(fā)送緩沖區(qū)空間。本文引用地址：http://butianyuan.cn/article/148003.htm
發(fā)送部分FPGA端的程序流程可分為接收ARM寫入的數(shù)據(jù)幀和將發(fā)送緩沖區(qū)中的數(shù)據(jù)幀發(fā)送給物理層進(jìn)行數(shù)據(jù)處理。這兩部分的程序流程分別如圖4和圖5所示，主要是利用子緩沖空間的忙閑狀態(tài)與讀寫指針的變化來控制數(shù)據(jù)幀的讀取和寫入，實(shí)現(xiàn)子緩沖空間循環(huán)利用以及數(shù)據(jù)幀的正常發(fā)送和緩存。
fpga相關(guān)文章:fpga是什么
評論