基于多處理器的可識(shí)別方位引信信號(hào)處理系統(tǒng)
加入技術(shù)交流群
2 信號(hào)處理系統(tǒng)設(shè)計(jì)
2．1 功能要求
設(shè)計(jì)中定向探測(cè)引信的信號(hào)處理器是一個(gè)功能復(fù)雜的處理器，采用數(shù)字頻域處理方式實(shí)現(xiàn)，包括A／D轉(zhuǎn)換電路及信號(hào)處理模塊，實(shí)現(xiàn)對(duì)多普勒信號(hào)的采樣、量化，數(shù)字信號(hào)的FFT、CFAR處理，完成對(duì)目標(biāo)的檢測(cè)、啟動(dòng)判斷、干擾判別。其功能包括：(1)對(duì)4路多普勒信號(hào)進(jìn)行數(shù)字化。(2)依據(jù)4路多普勒信號(hào)，實(shí)現(xiàn)時(shí)頻轉(zhuǎn)換及相關(guān)頻域處理。(3)在符合目標(biāo)檢測(cè)判據(jù)時(shí)給出目標(biāo)存在信號(hào)。(4)將多普勒信號(hào)的頻域峰值作為目標(biāo)能量信息，對(duì)4路目標(biāo)能量信息進(jìn)行比較，實(shí)現(xiàn)引信周向8個(gè)象限的方位識(shí)別。
2．2 數(shù)宇信號(hào)處理系統(tǒng)工作原理
目標(biāo)或環(huán)境回波經(jīng)過(guò)引信接收前端，根據(jù)分時(shí)掃描原理得到4路多普勒回波，4路信號(hào)同時(shí)輸入信號(hào)處理電路。4路多普勒信號(hào)首先經(jīng)過(guò)A／D采樣，形成回波時(shí)域數(shù)據(jù)，然后進(jìn)行FFT頻域分析和坐標(biāo)系轉(zhuǎn)換，基于線性逼近近似算法的求模運(yùn)算、多處理器協(xié)同工作下的數(shù)據(jù)傳輸緩存，最終輸入DSP芯片中進(jìn)行目標(biāo)檢測(cè)和方位識(shí)別，得如果滿足一定的信噪比則給出目標(biāo)存在信號(hào)，在目標(biāo)存在的前提下繼續(xù)進(jìn)行目標(biāo)方位識(shí)別，輸出目標(biāo)方位信息。設(shè)計(jì)信號(hào)處理系統(tǒng)采用了FPGA+DSP架梅，由FPGA完成4路FFT運(yùn)算，由DSP完成目標(biāo)檢測(cè)、脫靶方位識(shí)別，由2片F(xiàn)PGA芯片和單片DSP芯片梅成了一個(gè)多處理器協(xié)同工作的數(shù)字信號(hào)處理機(jī)。圖4給出了本設(shè)計(jì)中引信信號(hào)處理單元的流程框圖。本文引用地址：http://butianyuan.cn/article/148047.htm
2．3 FPGA單元設(shè)計(jì)
引信信號(hào)處理系統(tǒng)中兩片F(xiàn)PGA芯片，主要實(shí)現(xiàn)4路多普勒信號(hào)的時(shí)頻域轉(zhuǎn)換以及頻域信息的預(yù)處理，要求4路并行處理。FPGA芯片選用兩片Altera公司的EP1K100QI208—2，分別記為FPGA1和FPGA2，單片F(xiàn)PGA進(jìn)行兩路FFT運(yùn)算、求模運(yùn)算以及計(jì)算結(jié)果的緩存。模塊化思想能夠大幅優(yōu)化數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)，增強(qiáng)代碼的可讀性和維修性，設(shè)計(jì)中廣泛采用了模塊化設(shè)計(jì)思想，對(duì)信號(hào)處理中的各項(xiàng)功能合理劃分。單片F(xiàn)PGA內(nèi)部主要包含F(xiàn)IFO緩存模塊、FFT時(shí)頻轉(zhuǎn)換模塊、求模運(yùn)算模塊、DSP數(shù)據(jù)緩存模塊。圖5為單片F(xiàn)PGA內(nèi)部系統(tǒng)框圖。
評(píng)論