新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于多處理器的可識別方位引信信號處理系統(tǒng)

基于多處理器的可識別方位引信信號處理系統(tǒng)

作者: 時間:2013-04-24 來源:網(wǎng)絡(luò) 收藏


2 系統(tǒng)設(shè)計
2.1 功能要求
設(shè)計中定向探測器是一個功能復(fù)雜的器,采用數(shù)字頻域處理方式實現(xiàn),包括A/D轉(zhuǎn)換電路及處理模塊,實現(xiàn)對多普勒信號的采樣、量化,數(shù)字信號的FFT、CFAR處理,完成對目標(biāo)的檢測、啟動判斷、干擾判別。其功能包括:(1)對4路多普勒信號進行數(shù)字化。(2)依據(jù)4路多普勒信號,實現(xiàn)時頻轉(zhuǎn)換及相關(guān)頻域處理。(3)在符合目標(biāo)檢測判據(jù)時給出目標(biāo)存在信號。(4)將多普勒信號的頻域峰值作為目標(biāo)能量信息,對4路目標(biāo)能量信息進行比較,實現(xiàn)周向8個象限的
2.2 數(shù)宇信號處統(tǒng)工作原理
目標(biāo)或環(huán)境回波經(jīng)過接收前端,根據(jù)分時掃描原理得到4路多普勒回波,4路信號同時輸入信號處理電路。4路多普勒信號首先經(jīng)過A/D采樣,形成回波時域數(shù)據(jù),然后進行FFT頻域分析和坐標(biāo)系轉(zhuǎn)換,線性逼近近似算法的求模運算、多協(xié)同工作下的數(shù)據(jù)傳輸緩存,最終輸入DSP芯片中進行目標(biāo)檢測和,得如果滿足一定的信噪比則給出目標(biāo)存在信號,在目標(biāo)存在的前提下繼續(xù)進行目標(biāo),輸出目標(biāo)方位信息。設(shè)計信號處統(tǒng)采用了FPGA+DSP架梅,由FPGA完成4路FFT運算,由DSP完成目標(biāo)檢測、脫靶方位識別,由2片F(xiàn)PGA芯片和單片DSP芯片梅成了一個多協(xié)同工作的數(shù)字信號處理機。圖4給出了本設(shè)計中引信信號處理單元的流程框圖。

本文引用地址:http://butianyuan.cn/article/148047.htm

b.JPG


2.3 FPGA單元設(shè)計
引信信號處統(tǒng)中兩片F(xiàn)PGA芯片,主要實現(xiàn)4路多普勒信號的時頻域轉(zhuǎn)換以及頻域信息的預(yù)處理,要求4路并行處理。FPGA芯片選用兩片Altera公司的EP1K100QI208—2,分別記為FPGA1和FPGA2,單片F(xiàn)PGA進行兩路FFT運算、求模運算以及計算結(jié)果的緩存。模塊化思想能夠大幅優(yōu)化數(shù)字信號處理系統(tǒng)設(shè)計,增強代碼的可讀性和維修性,設(shè)計中廣泛采用了模塊化設(shè)計思想,對信號處理中的各項功能合理劃分。單片F(xiàn)PGA內(nèi)部主要包含F(xiàn)IFO緩存模塊、FFT時頻轉(zhuǎn)換模塊、求模運算模塊、DSP數(shù)據(jù)緩存模塊。圖5為單片F(xiàn)PGA內(nèi)部系統(tǒng)框圖。

d.JPG



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉