KCPSM6 PicoBlaze的原理與應(yīng)用

引言
PicoBlaze 8位嵌入式處理器是Xilinx公司為Virtex、Spartan系列FPGA和CoolRunner—II系列CPLD設(shè)計(jì)的嵌入式處理器軟核。針對(duì)不同的器件，Xilinx公司共推出了3個(gè)版本的PicoBlaze，包括KCPSM3(目標(biāo)器件為Spartan 3、Virtex II、Virtex II PRO、Virtex 4和Virtex 5)CPLD版(目標(biāo)器件為CoolRunner—II)和最新推出的KCPSM6(目標(biāo)器件為Spartan 6、Virtex 6和7系列FPGA)。KCPSM6針對(duì)Spartan 6、Virtex 6和7系列FPGA進(jìn)行了特殊優(yōu)化，增加了一些新特性，在開發(fā)和調(diào)試方法上也與KCPSM3有所不同。本文分析對(duì)比了其異同，對(duì)KCPSM6在開發(fā)調(diào)試中的注意事項(xiàng)進(jìn)行總結(jié)，并在Avnet Spartan 6 MicroBoard上進(jìn)行了實(shí)例驗(yàn)證。

1 KCPSM6 PicoBlaze的體系結(jié)構(gòu)
KCPSM6 PicoBlaze(以下簡稱KCPSM6)8位嵌入式處理器是Xilinx公司為Spartan 6、Virtex 6和7系列FPGA設(shè)計(jì)的嵌入式處理器軟核，它具有效率高、占用資源少等優(yōu)點(diǎn)，可以方便地嵌入到硬件系統(tǒng)設(shè)計(jì)中，實(shí)現(xiàn)與其他功能模塊的無縫連接。它僅占用26個(gè)Slice和1個(gè)BRAM，占XC6SLX4器件4．3％的資源、XC6SLX150T器件不到0．11％的資源。KCPSM6嵌入式處理器具有高達(dá)52～120 MIPS的指令執(zhí)行速度，具體速度取決于所選用的FPGA所屬系列和器件速度等級(jí)。
KCPSM6微處理器主要由以下幾個(gè)單元組成：
◆兩組16個(gè)8位通用寄存器；
◆最高支持4 KB的程序存儲(chǔ)單元；
◆8位算術(shù)邏輯單元，帶有CARRY和ZERO標(biāo)志位；
◆64、128或256字節(jié)內(nèi)部暫存RAM；
◆256個(gè)輸入和256個(gè)輸出端口，方便擴(kuò)展應(yīng)用；
◆中斷控制單元；
◆休眠模式，進(jìn)一步降低系統(tǒng)功耗。
KCPSM6嵌入式處理器的原理框圖如圖1所示。

KCPSM6新增的特性和功能總結(jié)如下：
(1)新增引腳
sleep引腳。當(dāng)sleep引腳電平由低變高時(shí)，KCPSM6在執(zhí)行完最后一條已讀取指令后，進(jìn)入休眠模式，以降低系統(tǒng)功耗。若將sleep引腳一直置低電平，則KCPSM6一直處于正常工作狀態(tài)。
K_write_strobe為常量輸出觸發(fā)信號(hào)，與OUTPUTK指令配合使用，可用一條指令即可完成向輸出端口輸出常量值，而無需寄存器的干預(yù)。
bram_enable為程序存儲(chǔ)單元BRAM使能信號(hào)，可進(jìn)一步降低系統(tǒng)功耗。
Address[11：10]為程序存儲(chǔ)單元高位地址線，最大支持4 KB程序存儲(chǔ)。