QNX 下嵌入式視頻監(jiān)控系統(tǒng)研究

摘要：根據(jù)視頻監(jiān)控的特點，設(shè)計了一種強實時的嵌入式視頻監(jiān)控系統(tǒng)。系統(tǒng)基于QNX(Quick UNIX)嵌入式實時操作系統(tǒng)，采用異構(gòu)雙核處理器芯片OMAP3530為核心的開發(fā)平臺，實現(xiàn)了視頻的編解碼和傳輸過程。
關(guān)鍵詞：QNX；視頻監(jiān)控系統(tǒng)；視頻編解碼；OMAP3530

引言
嵌入式視頻監(jiān)控系統(tǒng)是當今嵌入式系統(tǒng)發(fā)展的熱門應(yīng)用，尤其是數(shù)字化視頻監(jiān)控系統(tǒng)越來越受到客戶的青睞。目前，嵌入式視頻監(jiān)控系統(tǒng)大多基于Linux操作系統(tǒng)完成，這對于系統(tǒng)CPU是一個不小的開銷；同時，系統(tǒng)的穩(wěn)定性和實時性無法得到很好的保障。本文提出一種基于QNX系統(tǒng)的視頻監(jiān)控系統(tǒng)。QNX(Quick UNIX)是一種實時的微內(nèi)核操作系統(tǒng)，有利于減小系統(tǒng)CPU開銷，并提升系統(tǒng)的穩(wěn)定和實時性能；用OMAP 3530處理器中的DSP核來完成視頻的編解碼，有利于提升視頻畫面質(zhì)量，提高視頻傳輸速率。

1 系統(tǒng)整體設(shè)計
視頻監(jiān)控系統(tǒng)方案是基于開放式多媒體應(yīng)用平臺OMAP設(shè)計的。OMAP3530芯片集成了高性能、低功耗的DSP核與控制性能較好的ARM內(nèi)核，是一種開放式的、可編程的體系結(jié)構(gòu)。系統(tǒng)ARM端負責初始化整個芯片，包括ARM、DSP、TC(Traffic Controller，流量控制器)等的時鐘設(shè)置，DSP的開啟和復(fù)位，以及LCD、定時器等各個外設(shè)的初始化。DSP端負責視頻的編解碼。監(jiān)控系統(tǒng)硬件結(jié)構(gòu)圖如圖1所示。監(jiān)控系統(tǒng)主要由OMAP3530芯片、USB攝像頭、液晶顯示器、存儲模塊(SDRAM、ROM、Flash)、JTAG構(gòu)成。USB攝像頭獲取視頻信息后，經(jīng)OMAP3530部進行視頻編解碼處理后，存儲在存儲介質(zhì)上，或在液晶顯示器上進行顯示。

1．1 OMAP3530平臺介紹
OMAP3530主要由ARM內(nèi)核、DSP內(nèi)核及流量控制器TC組成。
OMAP3530采用ARM Cortex—A8核，工作主頻最高可達720 MHz。它具有存儲器管理單元、16 KB的高速指令緩沖存儲器、16 KB的數(shù)據(jù)高速緩沖存儲器和256KB的二級Cache；片內(nèi)有64 KB的內(nèi)部SRAM，為液晶顯示等應(yīng)用提供了大量的數(shù)據(jù)和代碼存儲空間。ARM內(nèi)核擁有整個系統(tǒng)的控制權(quán)，可以設(shè)置DSP、TC以及各種外設(shè)的時鐘及其他工作參數(shù)，控制DSP的運行停止。本設(shè)計通過ARM完成對整個視頻監(jiān)控系統(tǒng)的控制和調(diào)度。
DSP內(nèi)核TMS320C64X+采用3項關(guān)鍵的革新技術(shù)：增大的空閑省電區(qū)域、變長指令和擴大的并行機制。另外，TMS320C64X+內(nèi)核增加了固化了算法的硬件加速器，來處理運動估計、8×8的DCT／IDCT和1／2像素插值，降低了視頻處理的功耗。
流量控制器TC用于控制ARM、DSP以及本地總線對OMAP3530內(nèi)所有存儲器的訪問。
1．2 雙核之間的通信
系統(tǒng)的實現(xiàn)，需要讓ARM核與DSP核實現(xiàn)協(xié)調(diào)的通信。利用Codee Engine構(gòu)架，可以實現(xiàn)和管理ARM與DSP雙核之間的數(shù)據(jù)通信。
Codec Engine是一組用來配置和運行DSP端的符合xDAIS算法的架構(gòu)，它把符合xDAIS算法納入其架構(gòu)之下，讓ARM端的QNX可以調(diào)用它提供的VISA標準接口，從而實現(xiàn)ARM與DSP的軟件管理。圖2是CodecEngine下一個應(yīng)用程序的通用構(gòu)架。

圖2中，應(yīng)用程序(Application)或者中間層(mediamiddle ware)調(diào)用核心引擎和VISA的API。VISA的API使用存根(Video Encode Stubs)來訪問核心引擎SPI(系統(tǒng)編程接口)和構(gòu)架(Video Encode Skeleton)。這些構(gòu)架訪問核心引擎和VISA的SPI。VISA的SPI訪問底層算法。