基于DSP/ARM的網絡硬盤錄像機的設計方案

　隨著人們生活水平的提高和對工作、生活環(huán)境中安全防衛(wèi)需求的增長，視頻監(jiān)控系統(tǒng)近年來得到了迅速的發(fā)展。傳統(tǒng)的基于PC 機的視頻監(jiān)控系統(tǒng)多存在著諸如安裝攜帶不便、不能在惡劣環(huán)境下使用等一些缺點，這就亟待一種全新的視頻監(jiān)控系統(tǒng)的出現(xiàn)。隨著近年來超大規(guī)模集成電路和嵌入式軟硬件技術的迅猛發(fā)展，特別是DSP、PowerPC 等嵌入式芯片的出現(xiàn)，將嵌入式處理器應用到視頻監(jiān)控系統(tǒng)中不僅克服了上述基于PC 機系統(tǒng)的一些缺點，而且其強大的功能加上豐富的外設接口和高度的可編程性使得視頻監(jiān)控的硬件和軟件都更容易實現(xiàn)。正是由于越來越高的性價比加上體積小、成本低等獨特優(yōu)勢，使得嵌入式芯片在視頻監(jiān)控領域也漸漸擁有了一席之地。

　　1 系統(tǒng)概述

　　本方案采用DSP+ARM 的雙核結構，采用H.264標準作為視頻壓縮標準，采用開放性的uclinux 操作系統(tǒng)。其中DSP 芯片采用TI 公司的DM642,主要用來進行圖像處理，ARM 芯片采用S3C2510 進行操作控制。本方案中服務器不僅要采集、處理視頻，還要進行控制，如通過云臺的控制對監(jiān)控圖像的視場、方位進行改換等。雖然DM642 具有較高的性能和豐富的接口，但要讓DSP 完成上述全部功能，就顯得力不從心了，系統(tǒng)的實時性和圖像質量將難免受到損傷。

　　引入ARM 主機則可從根本上解決這些問題。ARM 是32 位CPU,功能強大，可以構建適于網絡傳輸?shù)牟僮飨到y(tǒng)。

　　2 系統(tǒng)設計

　　2.1 總體設計

　　網絡硬盤錄像機的硬件體系包含以下幾個處理單元：視音頻采樣、視音頻壓縮處理模塊、視音頻預覽模塊、視音頻回放模塊、記錄模塊、網絡模塊、報警輸入輸出模塊、人機界面模塊等，以下是網絡硬盤錄像機的結構示意圖，其中包含了壓縮模塊、預覽模塊、硬盤控制器及主控模塊，各模塊之間的數(shù)據通過PCI內部總線進行傳輸。

圖1 系統(tǒng)結構示意圖

　　采樣的視音頻數(shù)據由壓縮模塊進行處理，處理后的視音頻數(shù)據供預覽、錄像或通過網絡傳輸，視音頻處理的核心部件為數(shù)字信號處理器（DSP）。系統(tǒng)資源的管理與調度由主控模塊完成，其核心部件為ARM 芯片。

　　2.2 視頻和音頻采集和處理模塊

　　本系統(tǒng)采用模擬攝像頭進行視頻數(shù)據采集，然后將采集到的模擬數(shù)據通過TI 公司的TVP5154 芯片進行數(shù)字化，TVP5154 視頻編碼器支持PAL/NTSC、CVBS 或Y/C 模擬視頻輸入，8-bit BT.656 數(shù)字視頻數(shù)據流輸出，其輸出的數(shù)字視頻流可以與DM642 實現(xiàn)無縫連接。在本地預覽和本地回放模塊，采用SAA7105 視頻解碼器進行解碼，SAA7105 型視頻解碼器支持8-bit BT.656 數(shù)字視頻數(shù)據流輸入，PAL/NTSC、CVBS 或Y/C 模擬視頻輸出。通過DM642 的I2C 總線對視頻編/解碼器的內部寄存器進行編程，實現(xiàn)不同的輸入輸出，視頻編解碼器的參數(shù)通過I2C 總線配置。作為視頻輸入口時，視頻數(shù)據的行/場同步又包含BT.656 數(shù)字視頻數(shù)據流中的EAV和SAV 時基信號控制，視頻口只需視頻采樣時鐘和采樣使能信號（控制采樣起始），TVP5154 用系統(tǒng)時鐘SCLK 提供采樣時鐘，用可編程引腳GPCL 提供采樣使能。作為視頻輸出口時，視頻口要為SAA7105 提供時鐘和行/場同步信號。DM642 有3 個視頻口，每個都可以配置為上下兩個通道，但VP0、VP1 的兩個通道必須同時為視頻輸入口或輸出口。結合實際應用，在本系統(tǒng)中VP0 和VP1 的 A 通道配置為8-bitBT.656 視頻輸入口，VP2 A 和B 通道配置為2 個8-bit BT.656 視頻輸入口，VP0 和VP1 的B 通道配置為MCASP,接四個音頻Codec.

　　音頻部分采用TLV320AIC23B 型音頻編/解碼器，它支持麥克風/立體聲模擬輸入/輸出和數(shù)字音頻數(shù)據流輸出/輸入。PLL1708型可編程視頻/音頻同步數(shù)字鎖相環(huán)給McASP 和TLV320AIC23B 提供時鐘信號，SCK02 端口接McASP 的AHCLKX,SCK03 端口接TLV320AIC23B 的主時鐘MCLK.PLL1708 的時鐘輸入為27MHz.DM642 與TLV320AIC23B 的對應引腳功能見表1.

表1 DM642 與TLV320AIC23B 的對應引腳。

2.3 存儲模塊

　　DM642 的EMIF 在內存中的地址映射分為4 個可獨立尋址的空間CE[3:0],自地址0x80000000 起各占256MB.根據設計中所選用芯片的數(shù)據寬度等特點，可以對這4 個尋址空間進行配置。其中，CE0 空間配置成64 位寬度，只用于SDRAM 內存的映射；CE1 空間配置成8 位寬度，用于Flash、UART 的映射；CE2 空間配置成16 位寬度，用于ATA 寄存器的映射；CE3 本設計中未使用，可以作為將來擴展子卡用。