新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于FPGA的短幀Turbo譯碼器的實現(xiàn)

基于FPGA的短幀Turbo譯碼器的實現(xiàn)

作者: 時間:2012-10-31 來源:網(wǎng)絡(luò) 收藏

碼雖然具有優(yōu)異的譯碼性能,但是由于其譯碼復(fù)雜度高,譯碼延時大等問題,嚴(yán)重制約了碼在高速通信系統(tǒng)中的應(yīng)用。因此,如何設(shè)計一個簡單有效的譯碼器是目前碼實用化研究的重點。本文主要介紹了短幀Turbo譯碼器的,并對相關(guān)參數(shù)和譯碼結(jié)構(gòu)進行了描述。

本文引用地址:http://butianyuan.cn/article/148285.htm

1 幾種譯碼算法比較


上一頁 1 2 3 下一頁

關(guān)鍵詞: 實現(xiàn) Turbo FPGA 基于

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉