高速DSP系統(tǒng)的電路板級(jí)電磁兼容性分析與設(shè)計(jì)

隨著高速DSP技術(shù)的廣泛應(yīng)用，相應(yīng)的高速DSP的PCB設(shè)計(jì)就顯得十分重要。由于DSP是一個(gè)相當(dāng)復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、?；旌?a class="contentlabel" href="http://www.butianyuan.cn/news/listbylabel/label/系統(tǒng)">系統(tǒng)，所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的串?dāng)_對(duì)DSP及其數(shù)據(jù)信息所產(chǎn)生的干擾，已嚴(yán)重地威脅著其工作的穩(wěn)定性、可靠性和安全性。據(jù)統(tǒng)計(jì)，干擾引起的DSP事故占其總事故的90%左右。因此設(shè)計(jì)一個(gè)穩(wěn)定、可靠的DSP系統(tǒng)，電磁兼容和抗干擾至關(guān)重要。

　　1 DSP的電磁干擾環(huán)境

　　電磁干擾的基本模型由電磁干擾源、耦合路徑和接收機(jī)3部分組成，如圖1所示。

　　電磁干擾源包含微處理器、微控制器、靜電放電、瞬時(shí)功率執(zhí)行元件等。隨著大量高速半導(dǎo)體器件的應(yīng)用，其邊沿跳變速率非常快，這種電路可以產(chǎn)生高達(dá)300 MHz的諧波干擾。耦合路徑可以分為空間輻射電磁波和導(dǎo)線傳導(dǎo)的電壓與電流。噪聲被耦合到電路中的最簡單方式是通過導(dǎo)體的傳遞，例如，有一條導(dǎo)線在一個(gè)有噪聲的環(huán)境中經(jīng)過，這條導(dǎo)線通過感應(yīng)接收這個(gè)噪聲并且將其傳遞到電路的其他部分，所有的電子電路都可以接收傳送的電磁干擾。例如，在數(shù)字電路中，臨界信號(hào)最容易受到電磁干擾的影響;模擬的低級(jí)放大器、控制電路和電源調(diào)整電路也容易受到噪聲的影響。

　　2 DSP電路板的布線和設(shè)計(jì)

　　良好的電路板布線在電磁兼容性中是一個(gè)非常重要的因素，一個(gè)拙劣的電路板布線和設(shè)計(jì)會(huì)產(chǎn)生很多電磁兼容問題，即使加上濾波器和其他元器件也不能解決這些問題。

　　正確的電路布線和設(shè)計(jì)應(yīng)該達(dá)到如下3點(diǎn)要求：

　　(1)電路板上的各部分電路之間存在干擾，電路仍能正常工作;

　　(2)電路板對(duì)外的傳導(dǎo)發(fā)射和輻射發(fā)射盡可能低，達(dá)到有關(guān)標(biāo)準(zhǔn)要求;

　　(3)外部的傳導(dǎo)干擾和輻射干擾對(duì)電路板上的電路沒有影響。

　　2.1 元器件的布置

　　(1)元器件布置的首要問題是對(duì)元器件進(jìn)行分組。元器件的分組原則有：按電壓不同分;按數(shù)字電路和模擬電路分;按高速和低速信號(hào)分和按電流大小分。一般情況下都按照電壓不同分或按數(shù)字電路與模擬電路分。

　　(2)所有的連接器都放在電路板的一側(cè)，盡量避免從兩側(cè)引出電纜。

　　(3)避免讓高速信號(hào)線靠近連接器。

　　(4)在元器件安排時(shí)應(yīng)考慮盡可能縮短高速信號(hào)線，如時(shí)鐘線、數(shù)據(jù)線和地址線等。

　　2.2 地線和電源線的布置

　　地線布置的最終目的是為了最小化接地阻抗，以此減小從電路返回到電源之間的接地回路電勢(shì)，即減小電路從源端到目的端線路和地層形成的環(huán)路面積。通常增加環(huán)路面積是由于地層隔縫引起的。如果地層上有縫隙，高速信號(hào)線的回流線就被迫要繞過隔縫，從而增大了高頻環(huán)路的面積，如圖2所示。

　　圖2中高速線與芯片之間進(jìn)行信號(hào)傳輸。圖2(a)中沒有地層隔縫，根據(jù)“電流總是走阻抗最小的途徑”，此時(shí)環(huán)路面積最小。圖2(b)中，有地層隔縫，此時(shí)地環(huán)路面積增大，這樣就產(chǎn)生如下后果：

　　(1)增大向空間的輻射干擾，同時(shí)易受空間磁場的影響;

　　(2)加大與板上其他電路產(chǎn)生磁場耦合的可能性;

　　(3)由于環(huán)路電感加大，通過高速線輸出的信號(hào)容易產(chǎn)生振蕩;