采用FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)介紹

本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過(guò)在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識(shí)產(chǎn)權(quán)核)，然后再配備相應(yīng)的網(wǎng)絡(luò)接口，實(shí)現(xiàn)利用互聯(lián)網(wǎng)進(jìn)行信息的傳輸。

另外，通過(guò)開(kāi)發(fā)用于控制信息采集子系統(tǒng)的IP核，利用FPGA固有的硬件并行特性，本系統(tǒng)做到了對(duì)多個(gè)信息源進(jìn)行真正意義上的并行監(jiān)控，即在進(jìn)行α射線探測(cè)的同時(shí)也可以進(jìn)行γ射線和溫濕度等信息的獲取。

　　1 系統(tǒng)硬件設(shè)計(jì)及實(shí)現(xiàn)

在本系統(tǒng)的設(shè)計(jì)中，硬件上為了做到通用性，在結(jié)構(gòu)上劃分為兩部分，即用于完成現(xiàn)場(chǎng)監(jiān)控和數(shù)據(jù)遠(yuǎn)程傳輸?shù)耐ㄓ镁W(wǎng)絡(luò)平臺(tái)和用于完成溫濕度、液位、α及γ輻射總量測(cè)量等工作的環(huán)境信息采集子系統(tǒng)。其結(jié)構(gòu)分別如圖l、圖2所示。兩個(gè)子系統(tǒng)通過(guò)一條40芯扁平電纜連接。在軟件上，考慮到利用互聯(lián)網(wǎng)進(jìn)行遠(yuǎn)程數(shù)據(jù)傳輸?shù)膹?fù)雜性，使用嵌入式操作系統(tǒng)和TCP／IP協(xié)議棧是必然的選擇，因此硬件上也圍繞這個(gè)關(guān)鍵點(diǎn)進(jìn)行設(shè)計(jì)。

1．1 Niosii軟核CPU

NiosII軟核CPU是A137ERA公司推出的一種通用32位RISC嵌入式處理器，它特別為可編程邏輯進(jìn)行了優(yōu)化設(shè)計(jì)，并配備有功能完善的開(kāi)發(fā)套件，包括C/C++編譯器、集成開(kāi)發(fā)環(huán)境(IDE)、JTAG調(diào)試器等，是ALTERA公司可編程單芯片系統(tǒng)解決方案的核心。

作為一個(gè)軟核處理器，NiosII提供了可配置的硬件及軟件調(diào)試特性，包括基本的JTAG的運(yùn)行控制(運(yùn)行、停止、單步、存儲(chǔ)器等)、硬件斷點(diǎn)、數(shù)據(jù)觸發(fā)、片內(nèi)和片外跟蹤、嵌入式邏輯分析儀。這些強(qiáng)大的工具可以在開(kāi)發(fā)階段使用，調(diào)試通過(guò)后便可以去掉，節(jié)省資源。NiosII處理器還提供了高、中、低三種不同性能的內(nèi)核，通過(guò)與ALTERA提供的超過(guò)60種IP核(UART、時(shí)鐘、DMA、SDRAM、并行I／0等)結(jié)合使用，設(shè)計(jì)師可以方便地針對(duì)特定的應(yīng)用創(chuàng)建一個(gè)在處理器、外設(shè)、存儲(chǔ)器和I／O接口方面都完美的方案。除此以外，NiosII還有很多其他優(yōu)秀的特性，如指令定制、硬件加速器等。

1．2 網(wǎng)絡(luò)接口單元

以太網(wǎng)接口芯片采用了SMSC公司專(zhuān)門(mén)用于嵌入式產(chǎn)品的LAN91C111快速以太網(wǎng)控制器。該芯片內(nèi)部同時(shí)集成了以太網(wǎng)介質(zhì)訪問(wèn)控制器(MAC)及物理層收發(fā)器(PHY)，支持10／100M全雙工傳輸模式、自動(dòng)協(xié)商及流控等功能。其主機(jī)接口具有同步總線、異步總線等多種工作模式，可以方便地與各種體系的CPU連接。本設(shè)計(jì)中使用了異步總線接口模式，并與FLASH共用地址線和數(shù)據(jù)線，通過(guò)FPGA上的適配模塊連接到Avalon片內(nèi)總線。

　　1．3 存儲(chǔ)器單元

由于存儲(chǔ)操作系統(tǒng)內(nèi)核、應(yīng)用程序代碼、程序數(shù)據(jù)等的需要，本系統(tǒng)使用了一片型號(hào)為AM29LV320D的FLASH芯片。該芯片由AMD公司推出，容量為4MB，支持CFI接口，其與AvMon總線的連接需要FPGA內(nèi)部的總線適配模塊進(jìn)行時(shí)序匹配。SDRAM用于存儲(chǔ)運(yùn)行期的程序代碼和數(shù)據(jù)，HY57V563220B(L)T為現(xiàn)代公司推出的容量達(dá)16MB的SDRAM，由于該芯片端口寬度可達(dá)32位，因此系統(tǒng)中使用單芯片即可。SDRAM讀寫(xiě)時(shí)序比較復(fù)雜，需要在FPGA中集成專(zhuān)用的SDRAM控制器IP核與其對(duì)接。