采用上位機(jī)與FPGA開發(fā)板的光纖通道接口適配器設(shè)計(jì)

　　(1)系統(tǒng)構(gòu)造邏輯設(shè)計(jì)主要完成以下幾點(diǎn)功能：

　　控制PCIE硬核實(shí)現(xiàn)與上層軟件交互;對(duì)上層傳輸數(shù)據(jù)加CRC校驗(yàn);完成FC鏈路初始化過程;完成FC流控功能;完成FC-2差錯(cuò)處理;控制ROCKET I/O把上層軟件數(shù)據(jù)通過ROCKET I/O發(fā)送;控制ROCKET、I/O把接收恢復(fù)的數(shù)據(jù)傳輸?shù)缴蠈榆浖?/p>

　　(2)邏輯設(shè)計(jì)的模塊組成：底層邏輯控制模塊主要完成FC物理層通信，它主要包括發(fā)送模塊、接收模塊和PCIE控制模塊三部分，每個(gè)模塊又根據(jù)功能不同劃分多個(gè)子模塊，在PCIE控制模塊中，有一些緩存來存放接收模塊傳送過的數(shù)據(jù)和相應(yīng)的數(shù)據(jù)信息，發(fā)送模塊也會(huì)從PCIE控制模塊的緩存中讀取數(shù)據(jù)傳送出去，其原理框圖如圖3所示。

　　數(shù)據(jù)發(fā)送模塊 該模塊通過讀取上位機(jī)的狀態(tài)信息來發(fā)送不同的信息，當(dāng)ACK使能時(shí)，該模塊發(fā)ACK，當(dāng)數(shù)據(jù)使能時(shí)，該模塊就發(fā)送固定幀數(shù)的數(shù)據(jù)，發(fā)送的數(shù)據(jù)是從緩存中讀取，CRC由該模塊添加。空閑時(shí)就發(fā)送IDLE碼。

　　數(shù)據(jù)接收模塊 接收模塊包括接收控制模塊、CRC模塊和臨時(shí)緩存模塊。主要完成數(shù)據(jù)和鏈路控制幀以及準(zhǔn)備信號(hào)的接收，并實(shí)現(xiàn)CRC校驗(yàn)，根據(jù)幀頭來判斷不同類型的數(shù)據(jù)幀或控制幀，并存入緩存中，同時(shí)將幀的相關(guān)信息也放入相應(yīng)的緩存中。

　　PCIE接口控制模塊 該模塊主要根據(jù)PCIE總線上的地址對(duì)應(yīng)的寄存器的值，譯碼成相應(yīng)的使能把PCIE總線上數(shù)據(jù)寫入相應(yīng)的數(shù)據(jù)發(fā)送buf-f，ACK發(fā)送 buff反之根據(jù)邏輯輸入的使能，譯碼成對(duì)應(yīng)的PCIE總線上對(duì)應(yīng)地址的對(duì)應(yīng)寄存器的值，并把數(shù)據(jù)接收的buffACK接收buff數(shù)據(jù)寫入相應(yīng)的PCIE地址上。

　　2.4 最終實(shí)現(xiàn)

　　通過上位機(jī)與FPGA開發(fā)板的結(jié)合，實(shí)現(xiàn)了光纖通道接口適配器的高速性。傳輸效果圖如圖4所示。

　　3 結(jié)語

　　通過上位機(jī)與FPGA開發(fā)板的結(jié)合，模擬并實(shí)現(xiàn)了光纖通道在高速數(shù)據(jù)傳輸過程中接口處的設(shè)計(jì)。盡管該設(shè)計(jì)是上位機(jī)配合FPGA的形式實(shí)現(xiàn)，但僅就設(shè)計(jì)思路而言，對(duì)于實(shí)際開發(fā)光纖通道接口適配器具有一定的借鑒意義。