SOC時(shí)序分析中的跳變點(diǎn)介紹

　　類似的解釋對(duì)于特定單元的輸入和輸出產(chǎn)生的下降信號(hào)和時(shí)延同樣適用。壓擺率值根據(jù).lib中提及的變量進(jìn)行計(jì)算。

　　b)當(dāng)跳變點(diǎn)對(duì)于一個(gè)界面而不同時(shí)

　　(i)20%比50%：

　　圖4(a)描述了驅(qū)動(dòng)程序時(shí)延跳變點(diǎn)為20%而對(duì)負(fù)載單元跳變點(diǎn)為50%的情況。

　　在這種情況下，與負(fù)載信號(hào)相比，驅(qū)動(dòng)程序的信號(hào)會(huì)快速達(dá)到其時(shí)延跳變點(diǎn)值。因此此類界面的網(wǎng)絡(luò)時(shí)延會(huì)大于驅(qū)動(dòng)程序也達(dá)到50%情形下的時(shí)延[圖3(a)]。

　　圖4(a)

　　時(shí)序工具可通過(guò)線性或非線性擴(kuò)展計(jì)算網(wǎng)絡(luò)上出現(xiàn)的額外時(shí)延。

　　(ii)50%比20%

　　圖4(b)描述了驅(qū)動(dòng)程序跳變點(diǎn)為50%而負(fù)載單元的跳變點(diǎn)為20%的情形。

　　在這種情況下，與驅(qū)動(dòng)信號(hào)相比，負(fù)載的信號(hào)會(huì)更早達(dá)到其時(shí)延跳變點(diǎn)值。這種情況通過(guò)時(shí)序工具借助擴(kuò)展(線性或非線性)來(lái)進(jìn)行處理。

　　圖4(b)

　　這里需要注意的是：在這種情況下，擴(kuò)展會(huì)引起“負(fù)時(shí)延”。

　　應(yīng)注意：盡管現(xiàn)實(shí)世界不能在時(shí)域中后向穿越，但是時(shí)序工具需要將這種時(shí)延考慮在內(nèi)，這樣，從開始點(diǎn)(在本例中為驅(qū)動(dòng)單元的輸入引腳)到終端點(diǎn)(在本例中為負(fù)載單元的輸出引腳)的整體路徑時(shí)延接近現(xiàn)實(shí)世界時(shí)延(Spice)。

　　5.與跳變點(diǎn)相關(guān)的其他問(wèn)題：

　　(i)SDF中的負(fù)時(shí)延：在通過(guò)時(shí)序工具完成擴(kuò)展后產(chǎn)生的負(fù)時(shí)延將以標(biāo)準(zhǔn)時(shí)延格式(SDF)進(jìn)行復(fù)制，用于門級(jí)模擬。不希望發(fā)生這種情況，因?yàn)殚T級(jí)模擬器無(wú)法處理負(fù)時(shí)延。

　　它們要么標(biāo)志錯(cuò)誤消息要么表示此類情況的零時(shí)延。作為一種變通方法，可編寫一個(gè)腳本(附錄A)，根據(jù)所計(jì)算的負(fù)時(shí)延，增加(或減少)負(fù)載單元(或驅(qū)動(dòng)單元)時(shí)延。

　　(ii)端口和IO單元之間的附加時(shí)延：

　　通常時(shí)序工具報(bào)告端口到I/O單元的時(shí)延。在硅片上，該網(wǎng)絡(luò)作為接合線出現(xiàn)在芯片外部。因此，對(duì)于該網(wǎng)絡(luò)物理信息不能進(jìn)行量化。

　　時(shí)序工具提供此類網(wǎng)絡(luò)的時(shí)延報(bào)告。原因包括：

　　a)由于沒(méi)有時(shí)序模型可用于端口，因此時(shí)序工具采用用戶定義的或默認(rèn)跳變點(diǎn)和電壓電平計(jì)算時(shí)延。

　　b)由于假定跳變點(diǎn)和端口w.r.tI/O單元跳變點(diǎn)的電壓電平值之間有差額。圖5(a)和圖5(b)描述了此類情況。

　　圖5(a)

　　圖5(b)
要克服這種情況，可執(zhí)行以下操作：

　　1)為與I/O單元的端口相同的端口定義運(yùn)行條件。

　　2)編寫腳本為此類網(wǎng)注釋零時(shí)延。

　　(iii)帶有丟失跳變點(diǎn)的庫(kù)

　　如果我們擁有不包含跳變點(diǎn)閾值或電壓電平值的時(shí)序模型，那么來(lái)自/到此類模型的界面的時(shí)延可能不正確。因?yàn)闀r(shí)序工具使用跳變點(diǎn)和電壓電平的默認(rèn)值，分析這些路徑。作為一種變通方法，用戶應(yīng)在向負(fù)責(zé)庫(kù)的人員進(jìn)行咨詢后，再定義跳變點(diǎn)。

　　6.如果不通過(guò)時(shí)序工具進(jìn)行擴(kuò)展會(huì)怎樣：激烈。這可能會(huì)導(dǎo)致芯片故障，因?yàn)槭褂脮r(shí)序工具計(jì)算的時(shí)延不接近Spice值。如果可以為跳變點(diǎn)不同的界面進(jìn)行Spice分析，應(yīng)當(dāng)是一種很好的操作方法。

　　如果對(duì)SOC中所使用的所有模型(硬模塊)使用同樣的跳變點(diǎn)，應(yīng)當(dāng)是一種很好的操作方法。

　　這完全可以消除因閾值不同所產(chǎn)生的問(wèn)題。

　　7.Spice合作關(guān)系：

　　對(duì)多閾值路徑進(jìn)行Spice分析，是增強(qiáng)信心并解決時(shí)序問(wèn)題的好方法。

　　盡管在Spice世界，閾值實(shí)際并不存在。在時(shí)序模型中使用它們是為了簡(jiǎn)化時(shí)序分析工具。

　　時(shí)序工具提供一個(gè)選項(xiàng)，復(fù)制出特定時(shí)序路徑的spice網(wǎng)列表。除了spice網(wǎng)列表外，還復(fù)制出包含輸入矢量的激勵(lì)文件。復(fù)制出的spice網(wǎng)列表可能不包含針對(duì)時(shí)序路徑中標(biāo)準(zhǔn)單元和/或硬模塊的spice網(wǎng)列表。

　　Spice模擬工具可讀取復(fù)制的spice網(wǎng)列表和標(biāo)準(zhǔn)單元/硬模塊的spice網(wǎng)列表，然后提供激勵(lì)文件來(lái)模擬重要路徑。

　　需要通過(guò)分析生成的波形，查看路徑是否滿足時(shí)序要求。測(cè)量SPICE中此類路徑的時(shí)延和過(guò)渡值時(shí)需要謹(jǐn)記：要采用與時(shí)序模型中所提及的跳變點(diǎn)相同的跳變點(diǎn)。

　　8.擴(kuò)展類型：

　　大多數(shù)行業(yè)標(biāo)準(zhǔn)工具使用線性或非線性擴(kuò)展作為其運(yùn)作方式

　　a)線性擴(kuò)展：在該方法中，工具假定不同閾值的線性斜坡。

　　該方法使用相似三角形的概念擴(kuò)展驅(qū)動(dòng)程序到負(fù)載單元的時(shí)延。

　　b)非線性擴(kuò)展：此時(shí)，工具使用電流源模型來(lái)定義坡道。這需要通過(guò)復(fù)雜的數(shù)學(xué)方程來(lái)計(jì)算時(shí)延。

　　總之，本文以跳變點(diǎn)定義開始，然后闡釋如何固定用于特定技術(shù)庫(kù)的跳變點(diǎn)。然后本文論述了時(shí)序工具如何解釋跳變點(diǎn)，以及當(dāng)驅(qū)動(dòng)程序與負(fù)載單元跳變點(diǎn)不同時(shí)可能會(huì)引發(fā)的問(wèn)題。