基于北斗二代系統(tǒng)的嵌入式船用導(dǎo)航儀硬件設(shè)計

摘要：隨著北斗二代系統(tǒng)的研制與建設(shè)，在導(dǎo)航領(lǐng)域我國將會從GPS主宰的局面轉(zhuǎn)向為以我國自主研發(fā)的北斗二代全球導(dǎo)航系統(tǒng)為主的局面。為了實現(xiàn)北斗船用導(dǎo)航儀更輕便、快捷、低功耗和低成本，提出了一種采用ARM9系列的S3C2440A為處理器的北斗船用導(dǎo)航儀硬件設(shè)計方案，詳細(xì)給出了系統(tǒng)的硬件體系結(jié)構(gòu)和具體的硬件選型及接口電路設(shè)計。并對整個系統(tǒng)進(jìn)行了硬件平臺的搭建和測試，給出了北斗信號處理部分的硬件設(shè)計電路板，實驗表明這種硬件設(shè)計可行。
關(guān)鍵詞：嵌入式；北斗二代系統(tǒng)；導(dǎo)航儀；硬件設(shè)計

目前，隨著我國第十顆北斗衛(wèi)星的成功發(fā)射，北斗區(qū)域衛(wèi)星導(dǎo)航系統(tǒng)已完成基本系統(tǒng)建設(shè)。北斗衛(wèi)星導(dǎo)航系統(tǒng)基本上能滿足測繪、漁業(yè)、交通運輸、氣象、電信、水利等行業(yè)，以及大眾用戶的應(yīng)用需求。在加上北斗導(dǎo)航衛(wèi)星定位系統(tǒng)的ICD的公布，那么對于北斗衛(wèi)星導(dǎo)航儀的研究勢在必行，而我國的北斗導(dǎo)航衛(wèi)星定位系統(tǒng)同時具備定位與通信功能、可同時解決“我在哪”和“你在哪”等應(yīng)用優(yōu)勢。但是實際的應(yīng)用并不理想，主要表現(xiàn)在：1)民用領(lǐng)域應(yīng)用不充分，未形成產(chǎn)業(yè)化的現(xiàn)狀；2)用戶終端設(shè)備價格偏高，在市場上無法與GPS系統(tǒng)形成競爭；3)用戶終端設(shè)備研制開發(fā)滯后，跟不上應(yīng)用需求。北斗導(dǎo)航在民用領(lǐng)域有著廣泛的前景，但影響、制約北斗系統(tǒng)在民用領(lǐng)域獲得廣泛應(yīng)用的主要因素就是系統(tǒng)用戶終端。而現(xiàn)有的導(dǎo)航儀基本上都是基于FPGA、DSP或者是兩者相結(jié)合為硬件平臺的GPS導(dǎo)航儀，也有比較先進(jìn)GPS采用ARM作為處理器。在這樣的背景下，將ARM處理器運用到北斗衛(wèi)星導(dǎo)航系統(tǒng)上，研制一種超強(qiáng)信號靈敏度、出眾的多路徑抑制能力及抗干擾／防欺騙能力；支持多頻點、多種升級配置超越主流高端產(chǎn)品；完全自主知識產(chǎn)權(quán)；從基帶芯片到導(dǎo)航解算完全自主研發(fā)，技術(shù)支持、產(chǎn)品維護(hù)、軟件升級、非標(biāo)定制等均有保障；體積小、功耗低、性能可靠的終端接收機(jī)具有重要的意義。

1 系統(tǒng)總體設(shè)計方案
本系統(tǒng)的硬件平臺為三星公司的S3C2440A微處理器。S3C2440A的核心處理器(CPU)是一個由Advanced RISCMacllines有限公司設(shè)計的16／32為ARM920T的RISC處理器。ARM920T實現(xiàn)了MMU、AMBA、BUS及Harvard高速緩沖體系結(jié)構(gòu)。這一結(jié)構(gòu)具有獨立的16KB指令Cache和16KB數(shù)據(jù)Cache。每個都是由8字節(jié)的行組成。通過提供一整套完整的通用系統(tǒng)外設(shè)，S3C2440A減少整體系統(tǒng)成本和無需配置額外的組件。
北斗導(dǎo)航接收機(jī)主要由射頻前端、A／D轉(zhuǎn)換器、基帶信號處理和導(dǎo)航解算部分組成。射頻前端接收衛(wèi)星的射頻信號，經(jīng)前置放大器放大后，將信號下變頻為中頻信號；A／D轉(zhuǎn)換器采樣中頻信號，把模擬信號量化編碼為數(shù)字信號；基帶數(shù)字信號處理部分主要功能為；衛(wèi)星信號的二維捕獲、載波相位和碼相位的跟蹤，并且測算出偽距；最后導(dǎo)航解算部分采用一定的算法消除模型誤差，求解偽距方程，解析出衛(wèi)星接收機(jī)天線的地理位置，從而實現(xiàn)衛(wèi)星定位。整體設(shè)計框圖如圖1所示。

ARM處理器主要是負(fù)責(zé)對北斗基帶芯片數(shù)據(jù)的響應(yīng)、處理和控制。北斗基帶芯片采用的是HwaNavchip-1芯片，可快速捕獲北斗系統(tǒng)B1和B3頻點的精密測距碼和北斗／GPS衛(wèi)星的普通測距碼，具有較快的捕獲速度、極高的動態(tài)跟蹤范圍和測量精度。為降低開發(fā)難度，方便二次開發(fā)，系統(tǒng)采用的是“核心板+底板”的設(shè)計方案，這樣可以在核心板不變動的情況下，更改底板的功能組成，以使用不同的功能。同時，由于核心板采用多層PCB板設(shè)計，而底板采用雙層板即可，從而大大的降低了系統(tǒng)的成本。系統(tǒng)硬件設(shè)計原理框圖如圖2所示。

2 系統(tǒng)硬件電路設(shè)計
2．1 核心板電路構(gòu)成
核心板采用ARM開發(fā)板最小系統(tǒng)設(shè)計，由S3C2440A處理器作CPU、內(nèi)存SDRAM、閃存FLASH(NOR FLASH和NANDFLASH)、晶振電路、復(fù)位電路和啟動配置電路組成。