基于ARM的嵌入式計算機系統(tǒng)的低功耗設計與實現(xiàn)
加入技術交流群
2 功耗產(chǎn)生的原因
如圖1所示的嵌入式計算機系統(tǒng)硬件架構中，功耗主要來源于以下幾個方面：微處理器、LCD觸摸屏、集成電路、電阻和有源器件等。其中微處理器是系統(tǒng)功率消耗的主要來源，它幾乎占據(jù)了除LCD觸摸屏以外的整個系統(tǒng)功耗的一半以上，所以選擇低功耗的微處理器對于系統(tǒng)的功耗大小有舉足輕重的影響。LCD觸摸屏是嵌入式系統(tǒng)中功耗的另一個主要來源。除了微處理器和LCD觸摸屏之外，集成電路是系統(tǒng)組成的主要器件，對應的電路中只要有電流流過，就會產(chǎn)生功耗。集成電路的功耗主要包括開關功耗、靜態(tài)功耗、動態(tài)功耗、短路功耗和漏電功耗，對于目前大多數(shù)采用CMOS工藝的集成電路來說，主要的功耗是動態(tài)功耗，是指電路翻轉時產(chǎn)生的功耗，它是由于電路翻轉時存在跳變沿，在翻轉的瞬間，電流較大，所以動態(tài)功耗較大。除此之外，電阻和有源器件也是系統(tǒng)中功耗產(chǎn)生的一個原因，尤其在有源器件的狀態(tài)變化時產(chǎn)生較大的電流和電壓，引起較大的功率消耗。另外，CMOS電路中最大的功耗來自于內部和外部的電容充放電產(chǎn)生的功耗。
據(jù)功耗產(chǎn)生的原因，結合實際的應用環(huán)境，本設計的嵌入式計算機系統(tǒng)通過硬件和軟件的低功耗設計來實現(xiàn)系統(tǒng)的低功耗，下面詳細描述。
3 硬件的低功耗設計與實現(xiàn)
3．1 低功耗的微處理器選擇
如前所述，嵌入式計算機系統(tǒng)的微處理器是系統(tǒng)功耗的主要來源，所以在選擇微處理器即CPU時，不僅要注意微處理器的性能優(yōu)劣(比如時鐘頻率)及提供的接口和功能多少，對于嵌入式計算機系統(tǒng)來說也要注重微處理器的功耗特性。微處理器的功耗包括內核消耗功耗和外部接口消耗功耗，內核消耗功耗主要體現(xiàn)在供電電壓和時鐘頻率的高低；外部接口消耗功耗體現(xiàn)在專門I／O控制器的功耗。
在本系統(tǒng)的設計中通過對微處理器的性能和功耗的比較和衡量，我們選擇了低功耗的微處理器PXA270，PXA270的主頻可以設置在104MHz到624MHz之間；PXA270嵌入式處理器在個人的互聯(lián)網(wǎng)客戶端架構處理器(PCA)中集成無線MMX技術，使得它擁有高性能、低功耗的多媒體加速能力，能夠很好地支持MPEG4和MP3解碼；同時加入了Intel Speed Step動態(tài)電源管理技術，在保證CPU性能的情況下，最大限度地降低小型嵌入式計算機系統(tǒng)的功耗。
3．2 接口電路的低功耗設計
嵌入式計算機系統(tǒng)的接口電路的低功耗設計主要體現(xiàn)在以下幾個方面：
(1)選擇靜態(tài)電流較低的外圍芯片，設計中除考慮系統(tǒng)的功能實現(xiàn)以外，在外圍接口芯片如USB接口、串口、以太網(wǎng)接口、CAN接口、音頻接口的設計芯片都盡量選擇靜態(tài)電流較低的芯片來實現(xiàn)系統(tǒng)功能。
(2)恰當?shù)剡x擇上拉電阻／下拉電阻。對于嵌入式計算機系統(tǒng)的接口電路設計，許多信號管腳都涉及上拉電阻或下拉電阻，在設計中考慮能正常驅動后級信號的情況下，上拉電阻或下拉電阻盡量選擇較大的阻值。如同樣是在3．3V的系統(tǒng)中用10kΩ的上拉電阻比用4．7kΩ的上拉電阻，當輸出為低時，每只腳上的電流消耗少0．37mA，若系統(tǒng)設計中存在100個這樣的管腳，就減少了37mA的電流。系統(tǒng)的接口電路中多數(shù)情況為低的信號設計上用下拉電阻來節(jié)省功耗。
(3)懸空腳盡量接地或上拉到VCC。系統(tǒng)中的集成電路基本都是CMOS器件，CMOS器件由于其懸空的輸入端的阻抗極高，很可能感應一些電荷導致器件被高壓擊穿，而且還會導致輸入端信號電平隨機變化，導致CPU在休眠時不斷地被喚醒，從而無法進入休眠狀態(tài)或出現(xiàn)其他莫名其妙的故障，所以設計上未使用的懸空腳要盡量接地或上拉到VCC，減少不必要的功耗。
(4)慎重選擇Buffer。在以往的設計中，設計人員習慣用Buffer來增加電路的驅動能力，這些Buffer肯定會導致更多的功耗。在系統(tǒng)設計中，仔細檢查每個芯片的最大輸出電流IOH和IOL是否足以驅動下級芯片，通過選取合適的前后級芯片來避免不必要的Buffer，來盡量減少系統(tǒng)的功率消耗。 linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）
評論