基于嵌入式的高速數(shù)據(jù)采集系統(tǒng)

1 系統(tǒng)結構

高速數(shù)據(jù)采集系統(tǒng)由高速ADC、CPLD、FIFO和嵌入式系統(tǒng)組成，系統(tǒng)結構如圖1所示。

圖1 系統(tǒng)結構

2 嵌入式操作系統(tǒng)—Linux

Linux作為嵌入式操作系統(tǒng)有以下幾大優(yōu)點：

(1)可應用于多種硬件平臺；(2)源代碼公開；(3)微內核直接提供網(wǎng)絡支持；(4)高度模塊化使添加部件非常簡單。

硬件設計

整個數(shù)據(jù)采集板采用雙層設計，上層是嵌入式系統(tǒng)的核心板，包括嵌入式系統(tǒng)CPU、FLASH和SDRAM等系統(tǒng)基本配置。MPC860的控制總線與數(shù)據(jù)總線通過核心板100線×3的接口插座與下面的擴展板各芯片通訊。硬件的結構框圖見圖2。

圖2 硬件框圖

嵌入式系統(tǒng)的CPU選用Motorola的MPC860芯片。它內部集成了微處理器和一些控制領域的常用外圍組件，特別適用于互聯(lián)網(wǎng)絡和數(shù)據(jù)通信。MPC860 PowerQUICC通信處理器可以根據(jù)用戶的不同要求提供2～4個串行通信控制器、數(shù)據(jù)緩存，各種級別的網(wǎng)絡協(xié)議支持。該處理器專為寬帶接入設備如路由器、集線器、交換機和網(wǎng)關等設計。

系統(tǒng)內存

系統(tǒng)內存由3部分組成，MPC860內部集成了4KB數(shù)據(jù)Cache，以及片外擴展的Flash和SDRAM。Flash為2片Am29LV160D，總容量為4MB×8bit，用來存放ppcboot.bin和linux.bin文件。SDRAM采用2片K4S641632F，總容量為16MB×8bit。

通用外設

MPC860的4個串行通信控制器(SCC)支持以太網(wǎng)、HDLC/SDLC、HDLC總線(用以實現(xiàn)基于HDLC的局域網(wǎng))、AppleTalk、UART、比特流透明傳輸、基于幀的透明傳輸(CRC可選)、支持PPP(Point to Point Protocol)的異步HDLC等標準協(xié)議，只需很少的外圍芯片就可以實現(xiàn)串行口和USB Slave接口。MPC860外擴一片LXT905PC就方便地實現(xiàn)了一個10BASET的以太網(wǎng)接口。

嵌入式系統(tǒng)調試

MPC860處理器支持BDM(背景調試模式)，完成板卡硬件檢測、下載、運行、燒寫FLASH、內核調試、單步調試等最底層的調測功能。在背景調試模式下，通過向CPU發(fā)送命令，可以實現(xiàn)對寄存器、系統(tǒng)存儲器的訪問。

另外，在調試時還可以使用Motorola公司的Power TAP Pro仿真器和Code Warrior IDE for PowerPC編譯環(huán)境在windows下進行應用程序的開發(fā)和調試。

A/D轉換和CPLD電路

A/D采樣采用的器件為ADC08200，精度為8位，采樣頻率由20MSps至200MSps，本電路中的A/D采樣頻率為100MSps。CPLD芯片采用EPM3128ATC144-5，具有128個宏單元，可以提供2500個邏輯門，計數(shù)頻率上限為192.3MHz。A/D采樣時鐘由CPLD提供。晶振頻率為100MHz，直接接入到CPLD中，由CPLD產(chǎn)生累加電路的其他信號。

CPLD器件的編程與調試

CPLD器件的編程采用VHDL語言。程序經(jīng)過邏輯綜合(邏輯綜合的軟件為Altera公司的QuartusⅡ 4.0)后即可利用下載線通過JTAG(聯(lián)合測試行動組)接口將邏輯綜合生成的*.pof文件燒寫到CPLD器件中，然后即可測試芯片的功能。

FIFO數(shù)據(jù)緩存電路

從圖1可以看出，系統(tǒng)中包含兩級FIFO。第一級FIFO芯片采用1片CY7C4251，容量為8KB×9bit，工作頻率為100MHz。第二級FIFO采用2片CY7C4255并聯(lián)，容量為8KB×36bit，但實際上只用了24bit數(shù)據(jù)寬度，因為8bit的A/D轉換數(shù)據(jù)累加10000次，24bit就能滿足系統(tǒng)的功能要求。

軟件開發(fā)

該數(shù)據(jù)采集系統(tǒng)的軟件編程包括兩部分，一部分是MPC860嵌入式系統(tǒng)的編程；另一部分是CPLD的編程。關于CPLD的編程模式見2.2.6，這里只介紹嵌入式系統(tǒng)的軟件開發(fā)模式。

本系統(tǒng)采用交叉編譯的方式進行Linux應用程序的開發(fā)和調試，先將應用程序在宿主機上調試通過后，再移植到目標板。這種模式適合于大型復雜的應用，優(yōu)點是程序調試方便但移植需要做一些工作。其開發(fā)流程如圖3所示。

圖3 嵌入式系統(tǒng)的開發(fā)過程

系統(tǒng)總的工作過程為：由MPC860發(fā)送一個START高電平給EPM3128，EPM3128接收到此信號后，產(chǎn)生2000個10ns的脈沖信號給ADC08200，采樣后的數(shù)據(jù)存放在CY7C4251中。EPM3128產(chǎn)生CY7C4251的讀脈沖依次讀取FIFO中的數(shù)據(jù)并將其與從CY7C4255中取來的24位數(shù)據(jù)相加后再送回到CY7C4255中，每次累加在40ns中完成。這樣循環(huán)10000次，就完成了數(shù)據(jù)的累加。累加完成后，EPM3128發(fā)送IRQ中斷請求信號至MPC860，MPC860響應中斷在IO口上產(chǎn)生READ低電平讀信號，CPLD產(chǎn)生CY7C4255的讀使能信號將數(shù)據(jù)讀出送至三態(tài)緩沖器74F245，MPC860讀取數(shù)據(jù)時發(fā)送OE信號選通數(shù)據(jù)三態(tài)緩沖器74F245將數(shù)據(jù)讀出至MPC860數(shù)據(jù)總線，接收完數(shù)據(jù)通過 網(wǎng)口將數(shù)據(jù)發(fā)送給上位機處理。累加結果的讀取過程如圖4所示。