電路板設(shè)計(jì)中差分信號線布線的優(yōu)點(diǎn)和布線策略

布線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，差分信號線的主要缺點(diǎn)是增加了PCB的面積，本文介紹電路板設(shè)計(jì)過程中采用差分信號線布線的布線策略。

眾所周知，信號存在沿信號線或者PCB線下面?zhèn)鬏數(shù)奶匦?，即便我們可能并不熟悉單端模式布線策略，單端這個(gè)術(shù)語將信號的這種傳輸特性與差模和共模種信號傳輸方式區(qū)別開來，后面這兩種信號傳輸方式通常更為復(fù)雜。

差分和共模方式

差模信號通過一對信號線來傳輸。一個(gè)信號線上傳輸我們通常所理解的信號；另一個(gè)信號線上則傳輸一個(gè)等值而方向相反(至少在理論上是這樣)的信號。差分和單端模式最初出現(xiàn)時(shí)差異不大，因?yàn)樗械男盘柖即嬖诨芈贰?/p>

單端模式的信號通常經(jīng)由一個(gè)零電壓的電路(或者稱為地)來返回。差分信號中的每一個(gè)信號都要通過地電路來返回。由于每一個(gè)信號對實(shí)際上是等值而反向的，所以返回電路就簡單地互相抵消了，因此在零電壓或者是地電路上就不會出現(xiàn)差分信號返回的成分。

共模方式是指信號出現(xiàn)在一個(gè)(差分)信號線對的兩個(gè)信號線上，或者是同時(shí)出現(xiàn)在單端信號線和地上。對這個(gè)概念的理解并不直觀，因?yàn)楹茈y想象如何產(chǎn)生這樣的信號。這主要是因?yàn)橥ǔＮ覀儾⒉簧晒材Ｐ盘柕木壒?。共模信號絕大多數(shù)都是根據(jù)假想情況在電路中產(chǎn)生或者由鄰近的或外界的信號源耦合進(jìn)來的噪聲信號。共模信號幾乎總是“有害的”，許多設(shè)計(jì)規(guī)則就是專為預(yù)防共模信號出現(xiàn)而設(shè)計(jì)的。

差分信號線的布線

通常(當(dāng)然也有一些例外)差分信號也是高速信號，所以高速設(shè)計(jì)規(guī)則通常也都適用于差分信號的布線，特別是設(shè)計(jì)傳輸線1這樣的信號線時(shí)更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計(jì)信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個(gè)常數(shù)。

在差分線對的布局布線過程中，我們希望差分線對中的兩個(gè)PCB線完全一致。這就意味著，在實(shí)際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通常總是成對布線，而且它們之間的距離沿線對的方向在任意位置都保持為一個(gè)常數(shù)不變。通常情況下，差分線對的布局布線總是盡可能地靠近。

差分信號的優(yōu)勢

單端信號通常總是參照某種“參考”電平。這種“參考”電平可能是一個(gè)正值電壓也可能是地電壓、一個(gè)器件的閾值電壓、或者是其它什么地方的另外一個(gè)信號。而另一方面差分信號則總是參照該差分線對中的另一方。也就是說，如果一個(gè)信號線(+信號)上的電壓高于另一個(gè)信號線(-信號)上的電壓，那么我們就可以得到一種邏輯狀態(tài)；而如果前者低于后者那么我們就可以得到另外的一種邏輯狀態(tài)。

差分信號具有如下幾個(gè)優(yōu)點(diǎn)：1. 時(shí)序得到精確的定義，這是由于控制信號線對的交叉點(diǎn)要比控制信號相對于一個(gè)參考電平的絕對電壓值來得簡單。這也是需要精確實(shí)現(xiàn)差分線對等長布線的一個(gè)理由。如果信號不能同時(shí)到達(dá)差分線對的另一端的話，那么源端所能夠提供的任何時(shí)序的控制都會大打折扣。此外，如果差分線對遠(yuǎn)端的信號并非嚴(yán)格意義上的等值而反向，那么就會出現(xiàn)共模噪聲，而這將導(dǎo)致信號時(shí)序和EMI方面的問題。2. 由于差分信號并不參照它們自身以外的任何信號，并且可以更加嚴(yán)格地控制信號交叉點(diǎn)的時(shí)序，所以差分電路同常規(guī)的單端信號電路相比通?？梢怨ぷ髟诟叩乃俣?。

由于差分電路的工作取決于兩個(gè)信號線(它們的信號等值而反向)上信號之間的差值，同周圍的噪聲相比，得到的信號就是任何一個(gè)單端信號的兩倍大小。所以，在其它所有情況都一樣的條件下，差分信號總是具有更高的信噪比因而提供更高的性能。

差分電路對于差分對上的信號電平之間的差異非常靈敏。但是相對于一些其它的參考(尤其是地)來說，它們對于差分線上的絕對電壓值卻不敏感。相對來說，差分電路對于類似地彈反射和其它可能存在于電源和地平面上的噪聲信號等這樣的問題是不敏感的，而對共模信號來說，它們則會完全一致地出現(xiàn)在每一條信號線上。

差分信號對EMI和信號之間的串?dāng)_耦合也具有一定的免疫能力。如果一對差分信號線對的布線非常緊湊，那么任何外部耦合的噪聲都會相同程度地耦合到線對中的每一條信號線上。所以耦合的噪聲就成為“共模”噪聲，而差分信號電路對這種信號具有非常完美的免疫能力。如果線對是絞合在一起的(比如雙絞線)，那么信號線對耦合噪聲的免疫能力會更強(qiáng)。由于不可能在PCB上很方便地實(shí)現(xiàn)差分信號的絞合，那么盡可能地將它們的布線靠近在一起就成為實(shí)際應(yīng)用中一種非常好的辦法。

布線非?？拷牟罘中盘枌ο嗷ブg也會互相緊密耦合。這種互相之間的耦合會減小EMI發(fā)射，特別是同單端PCB信號線相比?？梢赃@樣想象，差分信號中每一條信號線對外的輻射是大小相等而方向相反，因此會相互抵消，就像信號在雙絞線中的情況一樣。差分信號在布線時(shí)靠得越近，相互之間的耦合也就越強(qiáng)，因而對外的EMI輻射也就越小。

差分電路的主要缺點(diǎn)就是增加了PCB線。所以，如果應(yīng)用過程中不能發(fā)揮差分信號的優(yōu)點(diǎn)的話，那么不值得增加PCB面積。但是如果設(shè)計(jì)出的電路性能方面有重大改進(jìn)的話，那么增加的布線面積所付出的代價(jià)就是值得的。

本文總結(jié)

差分信號線之間互相會耦合。這種耦合會影響信號線的外在阻抗，因此必須采用終端匹配策略(參見注解2中有關(guān)討論以及差分阻抗的計(jì)算)。差分阻抗的計(jì)算很困難，國家半導(dǎo)體在這個(gè)領(lǐng)域提供了一些參考。Polar Instruments也提供一個(gè)獨(dú)立的可以計(jì)算許多種不同的差分信號結(jié)構(gòu)3的差分阻抗計(jì)算器(需要一些費(fèi)用)。高端的設(shè)計(jì)工具包也可以計(jì)算差分阻抗。

但是要注意差分線之間的相互耦合將直接影響差分阻抗的計(jì)算。差分線之間的耦合必須保證沿整個(gè)差分線都保持為一個(gè)常數(shù)或者確保阻抗的連續(xù)性。這也是差分線之間必須保持“恒定間距”設(shè)計(jì)規(guī)則的原因。