新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 面向儀器儀表的嵌入式DSP硬件平臺(tái)

面向儀器儀表的嵌入式DSP硬件平臺(tái)

作者: 時(shí)間:2012-03-09 來(lái)源:網(wǎng)絡(luò) 收藏

數(shù)字化、智能化是的發(fā)展方向之一,同時(shí)的數(shù)據(jù)采集速度越來(lái)越快,數(shù)據(jù)量越來(lái)越大,對(duì)數(shù)據(jù)處理時(shí)間的要求也越來(lái)越短,這就對(duì)提出了新的要求。目前很多簡(jiǎn)單智能儀表仍使用單片機(jī)來(lái)實(shí)現(xiàn),單片機(jī)應(yīng)用廣泛,價(jià)格也很便宜,接口性能良好,容易實(shí)現(xiàn)人機(jī)接口,但單片機(jī)系統(tǒng)復(fù)雜,尤其是乘法運(yùn)算速度慢,在運(yùn)算量大的實(shí)時(shí)控制系統(tǒng)中很難有所作為。高端儀表的通常使用微機(jī)系統(tǒng),但其成本比較高,也不宜產(chǎn)品的小型化。

總體方案

本文所要設(shè)計(jì)的是一種脫機(jī)型儀表。平臺(tái)應(yīng)可以滿(mǎn)足一般的數(shù)據(jù)采集的實(shí)時(shí)性要求,可以靈活的適用于多種不同的應(yīng)用場(chǎng)合,可實(shí)現(xiàn)多種類(lèi)型信號(hào)的采集和處理,結(jié)構(gòu)小巧緊湊,便于現(xiàn)場(chǎng)處理,還能與PC機(jī)或其他設(shè)備進(jìn)行通信和交換數(shù)據(jù)。對(duì)此,我們構(gòu)建了基于和CPLD技術(shù)的硬件平臺(tái)。整個(gè)平臺(tái)由三部分組成(圖1)。

本文引用地址:http://butianyuan.cn/article/149471.htm

總體框圖

圖1 總體框圖

信號(hào)采集單元負(fù)責(zé)獲取外部信息并將其轉(zhuǎn)換為數(shù)字信號(hào)輸出。在輸入端,由于采用了靈活性很強(qiáng)的CPLD作為A/D與之間的接口,使這個(gè)硬件平臺(tái)可方便的適用于不同的應(yīng)用場(chǎng)合。針對(duì)不同的傳感器和應(yīng)用需求,選擇合適的A/D芯片。實(shí)驗(yàn)中,系統(tǒng)使用的是CMOS圖像傳感器OV7120,把圖像轉(zhuǎn)換為8位分辨率的數(shù)字圖像。A/D輸出的數(shù)據(jù)先經(jīng)過(guò)CPLD預(yù)處理,把CPLD作為一個(gè)端口讀入數(shù)據(jù),放到外擴(kuò)的SRAM中。

信號(hào)處理單元是整個(gè)系統(tǒng)的核心,由TMS320C6712及其外圍輔助電路構(gòu)成,負(fù)責(zé)對(duì)采入的信號(hào)進(jìn)行實(shí)時(shí)處理。DSP讀入SRAM中的數(shù)據(jù)并進(jìn)行相應(yīng)的算法處理。系統(tǒng)中各模塊間的通訊與邏輯控制由CPLD負(fù)責(zé)。

信號(hào)傳輸單元是DSP與PC機(jī)或其它系統(tǒng)實(shí)時(shí)通訊的中介。本系統(tǒng)中,DSP處理后的結(jié)果通過(guò)RS485總線(xiàn)遠(yuǎn)距離傳輸,最后通過(guò)RS485/RS232轉(zhuǎn)換器送給PC機(jī)。工作流程框圖如圖2所示。

程序流程圖

圖2 程序流程圖

硬件電路設(shè)計(jì)

圖像采集是OV7120和CPLD協(xié)同工作來(lái)實(shí)現(xiàn)的,CPLD為OV7120提供I2C接口來(lái)配置寄存器,同時(shí)提供CCLK時(shí)鐘信號(hào),并對(duì)圖像數(shù)據(jù)鎖存后傳給DSP,圖3是接口設(shè)計(jì)原理圖。其中SCL、SDA為I2C控制線(xiàn);CCLK為OV7120的輸入時(shí)鐘;PCLK、HSYNC、VSYNC分別為點(diǎn)頻和行、場(chǎng)同步輸出信號(hào);D[70]為8位圖像數(shù)據(jù)輸出信號(hào)線(xiàn);HREF是水平參考信號(hào);INT4為DSP的中斷。

接口設(shè)計(jì)原理圖

圖3 接口設(shè)計(jì)原理圖

實(shí) 驗(yàn)

信號(hào)處理算法由DSP芯片實(shí)現(xiàn),在實(shí)驗(yàn)中我們編寫(xiě)了二維FFT算法來(lái)驗(yàn)證平臺(tái)的性能。二維FFT的實(shí)現(xiàn)流程如圖4所示,算法由C語(yǔ)言編寫(xiě)。圖5是實(shí)際采到的一幅圖像,圖6是提取256×256的圖像并進(jìn)行二維FFT運(yùn)算后的結(jié)果。

二維FFT流程圖

圖4 二維FFT流程圖

實(shí)際采得的一幅圖像

圖5 實(shí)際采得的一幅圖像

二維FFT運(yùn)算結(jié)果

圖6二維FFT運(yùn)算結(jié)果

實(shí)驗(yàn)表明該平臺(tái)實(shí)現(xiàn)了圖像采集和處理功能,圖像采集速度約1幀/s,256×256的二維FFT算法的運(yùn)行時(shí)間為960ms。但對(duì)于不像圖像這么大的數(shù)據(jù)采集量,可以先將數(shù)據(jù)存放到內(nèi)部RAM中的,系統(tǒng)的數(shù)據(jù)采集速度為12Mbyte/S,對(duì)于可以直接在內(nèi)部運(yùn)行的32×32的二維FFT算法的運(yùn)行時(shí)間為5ms。

結(jié) 語(yǔ)

測(cè)試結(jié)果和實(shí)際應(yīng)用說(shuō)明,此平臺(tái)具有較快的數(shù)據(jù)采集速度和較高的運(yùn)算能力,能夠完成實(shí)時(shí)數(shù)據(jù)的采集和處理,是一種體積小、重量輕、微功耗、低成本、處理速度快、可靠性高、便于升級(jí)的測(cè)試測(cè)量?jī)x器平臺(tái),在儀器儀表領(lǐng)域具有著廣闊的應(yīng)用前景。平臺(tái)所用DSP芯片為T(mén)MS320C6712,其主頻目前只使用80MHz,運(yùn)算速度不是很高,數(shù)據(jù)存儲(chǔ)器為SRAM,讀取速度也不是很快,如果將DSP升級(jí)為T(mén)MS320C6711(最高150MHz);并把數(shù)據(jù)存儲(chǔ)器換為SDRAM,可以大大提高平臺(tái)的運(yùn)算速度。


參考文獻(xiàn):
1. Texas Instruments. TMS320C6712 FLOATING-POINT DIGITAL SIGNAL PROCESSOR (SPRS148). 2000-8

linux操作系統(tǒng)文章專(zhuān)題:linux操作系統(tǒng)詳解(linux不再難懂)


評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉