USB2.0主機(jī)控制器IP核的設(shè)計(jì)

摘要 ：為了擺脫對(duì)USB2.0 主機(jī)控制器ASIC 芯片的依賴，提高產(chǎn)品集成度，本文設(shè)計(jì)了針對(duì)全速和高速USB 海量存儲(chǔ)設(shè)備的USB2.0 主機(jī)控制器IP 核。首先介紹USB2.0 主機(jī)控制器IP核中主要涉及的USB2.0 通信協(xié)議以及與物理層芯片接口的ULPI 接口規(guī)范協(xié)議，并依據(jù)協(xié)議規(guī)范，利用VHDL 硬件描述語言完成USB2.0 主機(jī)控制器IP 核的ULPI 接口模塊以及USB2.0通信協(xié)議模塊的設(shè)計(jì)。使用Xilinx 公司的ISE Simulator 工具進(jìn)行波形仿真，并在XilinxXUPV2 開發(fā)板上進(jìn)行驗(yàn)證，仿真結(jié)果及FPGA片上實(shí)驗(yàn)表明本文設(shè)計(jì)的USB2.0 主機(jī)控制器能夠完成對(duì)USB 海量存儲(chǔ)設(shè)備的有效管理。

0 引言

在USB 協(xié)議標(biāo)準(zhǔn)發(fā)展的過程中，USB2.0 接口憑借其連接簡(jiǎn)單、穩(wěn)定、速度快以及即插即用等優(yōu)點(diǎn)，廣泛應(yīng)用于計(jì)算機(jī)、通信和消費(fèi)類電子產(chǎn)品中。然而目前大部分USB 主機(jī)端控制器都是使用國外公司研制的專用ASIC 芯片，USB2.0 主機(jī)控制器IP 核的設(shè)計(jì)可以擺脫對(duì)這些芯片的依賴，使得應(yīng)用靈活方便。本文完成了針對(duì)全速和高速海量存儲(chǔ)設(shè)備USB2.0主機(jī)控制器IP 核中與物理層芯片接口的ULPI[2]模塊以及USB2.0 協(xié)議模塊的設(shè)計(jì)和實(shí)現(xiàn)。

ULPI 模塊介于USB2.0 主機(jī)控制器的協(xié)議模塊和物理層芯片之間，完成對(duì)插入U(xiǎn)SB 設(shè)備的狀態(tài)檢測(cè)，判別是何種設(shè)備（全速還是高速），然后將設(shè)備置于相應(yīng)的狀態(tài)再進(jìn)行USB 的各種傳輸事務(wù)。每一個(gè)USB 的傳輸都是由事務(wù)組成的。而每一個(gè)事務(wù)都是由USB 傳輸?shù)淖罨締挝话╬acket）來組成的，USB 的包主要是由令牌包、數(shù)據(jù)包、握手包和特殊包這四種類型組成的。令牌包和數(shù)據(jù)包又包含不同的類型[4]，握手包僅由一個(gè)PID 域組成用以傳輸聯(lián)絡(luò)信號(hào)來反映目前數(shù)據(jù)處理的狀態(tài)。USB 協(xié)議包含了四種數(shù)據(jù)傳輸類型，分別為控制傳輸，批量傳輸，中斷傳輸和同步傳輸，其中控制傳輸是所有設(shè)備必須要支持的傳輸方式，對(duì)時(shí)間沒有嚴(yán)格限制的大量的數(shù)據(jù)傳輸要用到批量傳輸；同步傳輸也被稱為實(shí)時(shí)傳輸。

1 系統(tǒng)設(shè)計(jì)

圖1 整體系統(tǒng)圖

圖 1 中FPGA型號(hào)為Xilinx Virtex-II proxc2vp30，標(biāo)識(shí)為ISP1504 的子板通過FPGA擴(kuò)展口接入到FPGA 開發(fā)板，子板以物理層芯片ISP1504 為核心并配以簡(jiǎn)單外圍電路構(gòu)成，上面帶有USB 接口用來插入U(xiǎn)SB 設(shè)備。ISP1504 用來完成數(shù)據(jù)的串行化和解串，以及NRZI編碼和比特位填充等功能。FPGA 中內(nèi)嵌microblaze 軟核處理器，USB 主機(jī)控制器IP 核作為用戶IP 核掛接到處理器的PLB 總線上，再加入U(xiǎn)SB 驅(qū)動(dòng)，便可以實(shí)現(xiàn)microblaze 處理器對(duì)全速和高速USB 海量存儲(chǔ)設(shè)備的管理。本文主要介紹USB 主機(jī)控制器IP 核設(shè)計(jì)中的兩個(gè)重要模塊--與物理層接口的ULPI 模塊以及USB2.0 協(xié)議層模塊的設(shè)計(jì)實(shí)現(xiàn)。

2 ULPI 接口模塊的設(shè)計(jì)及實(shí)現(xiàn)

ULPI（UTMI+低引腳數(shù)）接口規(guī)范是應(yīng)用于高速通用串行總線（USB）和便攜式USB（USBOTG）收發(fā)器芯片的行業(yè)規(guī)范。ULPI 模塊提供USB 主機(jī)控制器與UTM 正常通信的物理層通道，是主機(jī)控制器實(shí)現(xiàn)正常通信的重要接口之一。該模塊依據(jù)ULPI規(guī)范實(shí)現(xiàn)了總線事件檢測(cè)的功能，完成了上電，正常操作，掛起和復(fù)位狀態(tài)之間的轉(zhuǎn)換等。

此模塊采用狀態(tài)機(jī)來實(shí)現(xiàn)，主要通過對(duì) ISP1504 的功能控制寄存器寫入一定的數(shù)據(jù)，使得物理層芯片的收發(fā)器進(jìn)入相應(yīng)的狀態(tài)（全速、高速以及高速掛起），對(duì)狀態(tài)機(jī)中時(shí)間控制采用計(jì)數(shù)器實(shí)現(xiàn)，主機(jī)端發(fā)送kj 序列對(duì)首先通過寫ISP1504 的功能控制寄存器使之進(jìn)入高速chirp 檢測(cè)狀態(tài)，然后在數(shù)據(jù)線上發(fā)送全0 和全1 來完成的。本設(shè)計(jì)USB2.0 主機(jī)控制主要針對(duì)全速和高速海量存儲(chǔ)設(shè)備設(shè)備，全速和高速的狀態(tài)轉(zhuǎn)移圖如圖2 所示：

圖 2 ULPI 模塊狀態(tài)轉(zhuǎn)移圖

芯片上電之后，通過寫ISP1504 的功能控制寄存器的reset 位來復(fù)位芯片，之后通過差分?jǐn)?shù)據(jù)線的狀態(tài)來檢測(cè)是否有設(shè)備插入，并根據(jù)狀態(tài)判斷是低速設(shè)備還是全速設(shè)備（D-為高電平，即連接的設(shè)備為低速設(shè)備。若D+為高電平，即連接的設(shè)備為全速設(shè)備。）需特別說明的是，主機(jī)端對(duì)高速設(shè)備的檢測(cè)并不是一下完成的，是首先置為全速設(shè)備，然后主機(jī)端通過設(shè)置控制功能寄存器驅(qū)動(dòng)出SE0 信號(hào)，如果收到設(shè)備發(fā)回的chirp k信號(hào)，主機(jī)端就會(huì)發(fā)送線性調(diào)頻的kj 序列對(duì)，每個(gè)k 或者j 持續(xù)時(shí)間在40-60us,如果設(shè)備是高速設(shè)備，在檢測(cè)到主機(jī)發(fā)過來的3 個(gè)kj 序列對(duì)之后設(shè)備的控制器會(huì)使其自身進(jìn)入高速模式，即高速收發(fā)正常的操作狀態(tài)。如果沒有收到設(shè)備返回的chirp k 信號(hào)則認(rèn)為是全速設(shè)備回到全速狀態(tài)下進(jìn)行傳輸。當(dāng)總線上沒有數(shù)據(jù)傳輸（空閑狀態(tài)）超過3ms,則會(huì)進(jìn)入FS 掛起狀態(tài)，當(dāng)收到主機(jī)端發(fā)送的resume信號(hào)時(shí)恢復(fù)到FS狀態(tài)，同理如果在高速狀態(tài)下空閑超過3ms,會(huì)先進(jìn)入FS掛起狀態(tài)。

用 VHDL 硬件描述語言完全按照上述狀態(tài)機(jī)轉(zhuǎn)移完成此模塊，在Xilinx ISE 開發(fā)環(huán)境下使用ISE simulator 仿真工具進(jìn)行仿真，仿真波形如圖3 所示：