PLD和數(shù)據(jù)通路來釋放微控制器中CPU資源

本文介紹了一種采用PLD和數(shù)據(jù)通路(datapath)來解放微控制器系統(tǒng)中CPU任務(wù)的方案。在大多數(shù)微控制器結(jié)構(gòu)中，智能的CPU身邊總會環(huán)繞著一系列不可編程的外設(shè)。外設(shè)的功能有限，通常它們只負責(zé)數(shù)據(jù)形式的轉(zhuǎn)換。例如，I2C外設(shè)只是實現(xiàn)串行和并行數(shù)據(jù)格式之間的轉(zhuǎn)換，而ADC則實現(xiàn)模擬到數(shù)字信號的轉(zhuǎn)換。CPU因此不得不完成所有的數(shù)據(jù)處理工作，實際上它還能做些更有用的事情。此外，管理外設(shè)將會導(dǎo)致CPU固件異常復(fù)雜，并可能需要一個快速高效的CPU在實時的時序限制下執(zhí)行這些固件。這又會導(dǎo)致更多的潛在程序漏洞，從而需要使用更復(fù)雜和昂貴的調(diào)試設(shè)備等。

　　但是如果外設(shè)具備足夠的復(fù)雜度、靈活度與智能，是否能有效地減輕CPU的許多任務(wù)呢?本文將展示如何把智能、靈活、低成本、可定制的數(shù)字外圍設(shè)備設(shè)計到微控制器并配置，以幫助實現(xiàn)穩(wěn)定的分布式系統(tǒng)設(shè)計。

　　智能邏輯選擇—PLD還是數(shù)據(jù)通路?

　　通常有兩種方法構(gòu)建一個智能的可配置外設(shè)。首先是使用PLD。如圖1所示，PLD有一個驅(qū)動若干宏單元的積和(sum of products)邏輯門陣列。“T”和“C”符號表示每一個乘積項都能產(chǎn)生一個真值或補數(shù)(反向)輸出，這樣無論是正、負邏輯都可以支持。

　　圖1：一個PLD實例(包括12個輸出項、8個乘積項、4個宏單元)。

　　圖1顯示了一個簡單的PLD例子。PLD可以有成百上千的宏單元，每個宏單元最高由16個乘積項驅(qū)動。乘積項里的與門和或門可以互聯(lián)形成高度靈活的定制邏輯功能。宏單元是典型的時鐘架構(gòu)，它們的輸出可以反饋到乘積項陣列，因此允許創(chuàng)建狀態(tài)機。

　　大規(guī)模PLD可以用來形成復(fù)雜的邏輯功能，甚至是完全的CPU，因此PLD當(dāng)然可以用來實現(xiàn)智能數(shù)字外設(shè)。然而，很多門可能只是實現(xiàn)諸如計數(shù)器或加法器等簡單的邏輯功能，但對于更復(fù)雜功能的實現(xiàn)，基于PLD的方案就會變得很貴。從某種程度上說，使用真正的CPU會更合理。

　　CPU的一個非常簡單的形式是基于算術(shù)邏輯單元(ALU)的數(shù)據(jù)通路，也稱為納米處理器(nano-processor)。數(shù)據(jù)通路只是實現(xiàn)幾個常用函數(shù)，但會比使用PLD實現(xiàn)的效率更高。圖2：顯示了一個基于ALU的簡單的數(shù)據(jù)通路。典型的ALU可以進行各種操作，通常是8位操作：向上計數(shù)(遞增)、向下計數(shù)(遞減)、加、減、邏輯與、邏輯或、邏輯異或，左位移、右位移。這里有兩個8位累加器，它們能夠為ALU輸出充當(dāng)輸入數(shù)據(jù)寄存器或存儲器。一個輸入時鐘信號沿產(chǎn)生一次操作。函數(shù)選擇寄存器用來控制：

　　圖2：基于ALU的數(shù)據(jù)通路。

　　* 產(chǎn)生什么操作。

　　* 該操作的源寄存器。

　　* 輸出的目的寄存器。