GPS信號(hào)中斷時(shí)慣導(dǎo)芯片的位置信息感知系統(tǒng)設(shè)計(jì)
作者：
時(shí)間：2011-11-05
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3．2 軟件功能仿真
本系統(tǒng)的底層SPI通信部分使用FPGA進(jìn)行驅(qū)動(dòng)，采用Verilog HDL語(yǔ)言編寫(xiě)程序，并在Quartus 10．1集成環(huán)境下進(jìn)行功能仿真驗(yàn)證，如圖6所示。結(jié)果顯示，數(shù)據(jù)采集符合設(shè)計(jì)邏輯，當(dāng)所有數(shù)據(jù)采集完成一次之后立即送出中斷信號(hào)觸發(fā)DSP讀取。本文引用地址：http://www.butianyuan.cn/article/150076.htm
4 測(cè)試結(jié)果
利用Signal Tap II Logic Analyzer在線邏輯分析儀進(jìn)行板上硬件實(shí)際調(diào)試，圖7為SignalTap加速度在線采集實(shí)測(cè)波形。測(cè)試結(jié)果顯示數(shù)據(jù)采集和處理符合芯片時(shí)序要求；FPGA與DSP的EMIF接口配合良好，經(jīng)過(guò)后續(xù)DSP軟件算法處理后能成功推算出移動(dòng)物體當(dāng)前的GPS信息，及時(shí)上報(bào)CPU(每秒1 s)。其中SPI總線通信時(shí)鐘為1．4 MHz。經(jīng)過(guò)測(cè)試，系統(tǒng)完全能夠達(dá)到設(shè)計(jì)要求，已在某大型通信系統(tǒng)中得到應(yīng)用。
結(jié)語(yǔ)
通過(guò)本系統(tǒng)的設(shè)計(jì)和調(diào)試過(guò)程可以看出，使用FPGA作為物理層驅(qū)動(dòng)具有SPI接口的數(shù)字芯片是簡(jiǎn)單而有效的一種數(shù)字設(shè)計(jì)方案，可以較容易地滿(mǎn)足芯片的時(shí)序要求。通過(guò)與EMIF接口的配合還可以很好地利用DSP芯片完成眾多嵌入式系統(tǒng)的設(shè)計(jì)。
評(píng)論