AT91系列ARM硬件設(shè)計(jì)筆記

　電源問題

　　1.VDDCORE和VDDIO引腳電源

　　A)VDDCORE和VDDIO引腳電源必須連接到使用退耦電容的干凈的直流電源上;退耦電容應(yīng)盡可能的接近微控制器的VDD和GND引腳;退耦電容典型值是33nF到100nF。

　　B)除保證復(fù)位的延時(shí)時(shí)間大于兩個(gè)電源的上升時(shí)間外，對(duì)電源的時(shí)序上沒有特殊的要求。

　　C) 值得注意的是在VDDCORE一直給微控制器供電保存內(nèi)部RAM和寄存器內(nèi)容時(shí)VDDIO供電不能停止，如果這樣的話他不是破壞性的，帶能導(dǎo)致內(nèi)部外圍設(shè)備的輸入進(jìn)入一個(gè)不確定的狀態(tài)。此外，除電流連續(xù)狀態(tài)下的阻性負(fù)載外，VDDIO的電流消耗依賴于連接到EBI的I/O線和PIO線切換時(shí)的負(fù)載電容。這就是說(shuō)，當(dāng)CPU處于備用狀態(tài)時(shí)不需要停止VDDIO.

　　2.VPP引腳

　　VPP用來(lái)提高FLASH的編程和擦除速度。電壓范圍參見數(shù)據(jù)手冊(cè)。VPP引腳可以不連接，為防止意外，可以考慮施加一個(gè)已知的電平以防止步必要的動(dòng)作。

　　主時(shí)鐘引腳

　　1.MCKI引腳

　　MCKI引腳是微控制器的主時(shí)鐘輸入引腳。此引腳輸入一個(gè)方波時(shí)鐘信號(hào)。外部時(shí)鐘的高半周期(tCH)和低半周期(tCL)有一個(gè)最小值，見數(shù)據(jù)手冊(cè)。AT91X40X系列沒有內(nèi)部振蕩器，僅僅連接一個(gè)晶振是不可以的。

　　2.MCKO引腳

　　MCKO引腳提供一個(gè)延時(shí)的MCKI引腳的時(shí)鐘輸入信號(hào)的鏡像以提供系統(tǒng)內(nèi)的其他設(shè)備使用。MCKO驅(qū)動(dòng)能力低，用它來(lái)驅(qū)動(dòng)幾個(gè)TTL負(fù)載是不可行的。當(dāng)使用BGA封裝的AT91X40X系列微控制器時(shí)，如果這個(gè)引腳不使用，強(qiáng)烈建議你將它作為PCB上的測(cè)試點(diǎn)。這樣用來(lái)快速判斷微控制器是否有一個(gè)正確的時(shí)鐘

　　NRST輸入引腳

　　NRST引腳用于主系統(tǒng)復(fù)位。它為低時(shí)復(fù)位所有內(nèi)部設(shè)備寄存器，ARM內(nèi)核的程序計(jì)數(shù)器和JTAG/ICE端口。在系統(tǒng)引導(dǎo)時(shí)他采樣BMS和NTRI引腳。NRST必須被保持到提供給微控制器的電源穩(wěn)定和依照外部振蕩器的啟動(dòng)時(shí)間。

　　在釋放NRST引腳前必須保持0電平至少10個(gè)時(shí)鐘周期以便能夠正確的采樣BMS和NTRI引腳。

　　復(fù)位期間采樣的引腳

　　1.引導(dǎo)模式選擇引腳(BMS)

　　P25/BMS 輸入引腳在NRST引腳的上升沿采樣。這個(gè)引腳使ARM7TDMI內(nèi)核從他的內(nèi)部閃存，或連接到EBI的片選0(NCS0)的一個(gè)或多個(gè)閃存開始讀取指令。一旦BMS引腳在復(fù)位期間被采樣完畢并且處理器正確初始化，P25/BMS引腳能夠作為通用I/O引腳。

　　依賴于BMS引腳的電平，能夠選擇引導(dǎo)用存儲(chǔ)器數(shù)據(jù)總線寬度的選擇，8位或16位。具體請(qǐng)參見數(shù)據(jù)手冊(cè)。

　　2.三態(tài)輸入引腳

　　為了調(diào)試的方便，AT91X40X系列提供了一個(gè)三態(tài)模式。這能夠從目標(biāo)板連接仿真探頭到應(yīng)用板。在三態(tài)模式，所有AT91X40X系列微控制器的輸出驅(qū)動(dòng)引腳均被禁止。對(duì)于基于閃存的AT91FR40X系列微控制器，三態(tài)模式使編程器像對(duì)待ATMEL閃存一樣對(duì)待微控制器。

　　當(dāng)用戶不使用AT91系列的三態(tài)模式時(shí)，在復(fù)位期間NTRI引腳必須通過(guò)一個(gè)400KR的電阻上拉。注意，NTRI引腳復(fù)用為I/O線P21和USART1的TXD1引腳。如果此引腳連接到一個(gè)內(nèi)部包含400KR電阻的標(biāo)準(zhǔn)RS232驅(qū)動(dòng)器，則不需要上拉電阻。詳細(xì)參見RS232驅(qū)動(dòng)器。JTAG/ICE端口引腳

　　在帶IEEE1149標(biāo)準(zhǔn)的JTAG/ICE端口的任何ARM處理器中，TDI,TDO,TMS和TCK是最少的引腳。除TDO引腳外的其他所有引腳內(nèi)部均有大約10KR的上拉電阻。

　　這些引腳用來(lái)訪問ARM內(nèi)核的ICE以進(jìn)行調(diào)試。ATX40X系列在數(shù)字I/O單元不具有邊界掃描特性，因此在此系列中JTAG的邊界掃描特性不能使用。

　　PIO引腳

　　1.復(fù)用引腳

　　大多數(shù)的I/O引腳復(fù)用為一個(gè)或兩個(gè)內(nèi)部設(shè)備。這些引腳的大多數(shù)在PIO模式重新安排狀態(tài)，舉例來(lái)說(shuō)，對(duì)于P21/TXD/NTR1示例來(lái)說(shuō)，不受內(nèi)部設(shè)備驅(qū)動(dòng)。其他一些引腳像地址線A20-A23在外圍模式有他們自己的安排狀態(tài)，舉例來(lái)說(shuō)，受EBI驅(qū)動(dòng)。如果這些引腳復(fù)位后由不由外圍設(shè)備驅(qū)動(dòng)，他們作為通用I/O引腳。

　　未使用的引腳不用連接但為了避免一些外部異常信號(hào)導(dǎo)致的不必要行為和/或內(nèi)部震蕩導(dǎo)致的額外電流損耗，通常考慮在初始化代碼中設(shè)置這些未使用的引腳為輸出模式。這些I/O線在嵌入式微控制器中沒有上拉或下拉電阻。

　　2.單一功能的PIO引腳

　　單一功能的PIO引腳不和任何內(nèi)部設(shè)備復(fù)用的I/O引腳。缺省狀態(tài)，所有I/O引腳在復(fù)位后在輸入模式。未使用的I/O引腳可以不連接，但要在初始化代碼中設(shè)置為輸出模式。這些I/O線在嵌入式微控制器中沒有上拉或下拉電阻。

　　1.地址線引腳

　　AT91X40X 系列地址總線有24根地址線并且因此能夠訪問16M的存儲(chǔ)器空間。地址線A0-A23不能和任何PIO線或內(nèi)部設(shè)備復(fù)用。地址線A20-A23復(fù)用為 PIO線和四個(gè)附加的4個(gè)片選線。在訪問設(shè)備時(shí)如果這4個(gè)高4位地址線不使用，他們能夠作為片選線或PIO線。當(dāng)使用基于閃存的AT91X40X系列微控制器時(shí)，注意地址線A20復(fù)位后不得作為片選線(CS7)或PIO線。A20是內(nèi)部閃存的MSB(最高位)。

　　2.數(shù)據(jù)總線引腳

　　AT91X40X 系列數(shù)據(jù)總線能夠使用8-位或16-位模式，這依賴于片選線0(NCSO)的BMS引腳狀態(tài)和其他所有片選線的EBI芯片選擇寄存器的配置。需要注意的是，AT91X40X系列微控制器的數(shù)據(jù)總線沒有內(nèi)部上拉或下拉電阻。強(qiáng)烈建議你增加100KR左右的上拉或下拉電阻以防止外部干擾信號(hào)導(dǎo)致的未知?jiǎng)幼骱?/或內(nèi)部振蕩器故障導(dǎo)致的VDDIO和VDDCORE的額外電流損耗。AT91的EBI數(shù)據(jù)總線能夠驅(qū)動(dòng)的負(fù)載電容能夠通過(guò)AT91 EBI定時(shí)計(jì)算器應(yīng)用筆記估算。

　　3.控制信號(hào)引腳

　　控制總線有以下幾個(gè)模式讀寫線，片選線和字節(jié)選擇線，他們使用戶能夠連接多種存儲(chǔ)器和外圍設(shè)備。注意的是，依賴于微控制器的主時(shí)鐘，必須NWR和NRD線可接受的最大負(fù)載電容在可接受的范圍內(nèi)。過(guò)載的NWR和NRD線可以延長(zhǎng)一些EBI延時(shí)，因而發(fā)生讀或?qū)懺L問不一致。

　　控制總線信號(hào)能夠驅(qū)動(dòng)的負(fù)載電容能夠通過(guò)AT91 EBI定時(shí)計(jì)算器應(yīng)用筆記估算。

　　4.NWAIT引腳

　　在訪問的任何時(shí)間或標(biāo)準(zhǔn)的等待狀態(tài)不足夠時(shí)NWAIT引腳能夠增加讀或?qū)懺L問的額外的等待周期。當(dāng)NWAT引腳被檢測(cè)到為低時(shí)，內(nèi)核時(shí)鐘停止并且EBI停止當(dāng)前訪問但不改變輸出信號(hào)或內(nèi)部計(jì)數(shù)器和狀態(tài)。當(dāng)NWAIT引腳被重新釋放后，內(nèi)核時(shí)鐘啟動(dòng)并且EBI結(jié)束訪問操作。

　　NWAIT引腳輸入低激活并且在主時(shí)鐘的上升沿檢測(cè)。NWAIT輸入信號(hào)僅僅能夠在主時(shí)鐘低階段同步激活。

　　NWAIT 信號(hào)在時(shí)鐘的上升沿也必須保證設(shè)置時(shí)間和保持所需的時(shí)間匹配。當(dāng)設(shè)置和保持時(shí)間不匹配時(shí)，它可以立即凍結(jié)EBI信號(hào)到他們的活動(dòng)狀態(tài)(或甚至一些周期之后)并且保持這個(gè)狀態(tài)直到執(zhí)行硬件復(fù)位。如果NWAIT引腳由像DSP或FPGA之類的外部器件驅(qū)動(dòng)，用戶必須保證當(dāng)AT91微控制器上電時(shí)NWAIT引腳為高驅(qū)動(dòng)。如果NWAIT引腳未使用，必須增加一個(gè)100KR的上拉電阻。