實(shí)現(xiàn)SOPC的嵌入式軟硬件協(xié)同設(shè)計(jì)平臺(tái)
加入技術(shù)交流群
2．2 電源電路設(shè)計(jì)
本設(shè)計(jì)采用了可調(diào)三端穩(wěn)壓器LM1117T-ADJ，可以將電壓進(jìn)行線性轉(zhuǎn)換，電流為800 mA，3引腳的T0200封裝。Cyclone系列FPGA上電的最大電流為300mA，該芯片可以滿足要求。LM1117需要在輸出與地之間接入電容以維持內(nèi)部電路的穩(wěn)定，輸入與地之間也需要接入電容對(duì)輸入信號(hào)進(jìn)行濾波。具體的連接如圖3所示。本文引用地址：http://butianyuan.cn/article/150586.htm
2．3 Flash接口電路設(shè)計(jì)
Flash即閃速存儲(chǔ)器，是一種在系統(tǒng)可電擦寫(xiě)的存儲(chǔ)器。作為一種非易失性存儲(chǔ)器，F(xiàn)lash主要有兩個(gè)功能，一部分用來(lái)存儲(chǔ)數(shù)據(jù)，另一部分存儲(chǔ)專用程序。
由于不同廠家的Flash的擦寫(xiě)時(shí)序往往不同，Niosll只支持部分常用的Flash，對(duì)于不支持的Flash類型，需要NiosII系統(tǒng)設(shè)計(jì)人員自己完成相關(guān)Flash擦寫(xiě)子程序的編寫(xiě)。本平臺(tái)采用的AM29LV065 Flash存儲(chǔ)器。采用48腳TSOP封裝，8位數(shù)據(jù)寬度，工作電壓為2．7～3．6V，讀寫(xiě)操作都較一般Flash省電，僅需要單3 V電壓即可完成在系統(tǒng)編程與擦除操作。
Flash選用的是22×8，即地址總線為22位，數(shù)據(jù)總線為8位，其連接關(guān)系如圖4所示。
2．4 SDRAM接口電路設(shè)計(jì)
與Flash存儲(chǔ)器不同，SDRAM不具有掉電保護(hù)數(shù)據(jù)的特性，但其操作都是由時(shí)鐘作為同步?？梢詫⑵淅斫鉃橐粋€(gè)電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時(shí)刷新(充電)。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中加入刷新控制邏輯電路。
在NiosII系統(tǒng)中，SDRAM主要用于存放運(yùn)行程序和數(shù)據(jù)，并且其運(yùn)行速度比Flash快很多。所以在SOPC系統(tǒng)中，當(dāng)系統(tǒng)啟動(dòng)后，NiosII CPU首先從復(fù)位地址0x0處讀取啟動(dòng)代碼，在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度。平臺(tái)使用的是hynix57V641620HGT，其存儲(chǔ)容量為4Bank×1M×16位(64 Mb)。SDRAM與總線的連接關(guān)系如圖5所示，其刷新頻率是靠FPGA內(nèi)的PLL經(jīng)過(guò)相移來(lái)提供。
評(píng)論