設(shè)計DSP常見的問題集
加入技術(shù)交流群
四十八。參考程序，里面好象都要 disable wachdog,不知道為什么?
watchdog是一個計數(shù)器，溢出時會復(fù)位你的DSP，不disable的話，你的系統(tǒng)會動不動就reset。
四十九。DSP系統(tǒng)設(shè)計100問
一、時鐘和電源
問：DSP的電源設(shè)計和時鐘設(shè)計應(yīng)該特別注意哪些方面？外接晶振選用有源的好還是無源的好？
答：時鐘一般使用晶體，電源可用TI的配套電源。外接晶振用無源的好。
問：TMS320LF2407的A/D轉(zhuǎn)換精度保證措施。
答：參考電源和模擬電源要求干凈。
問：系統(tǒng)調(diào)試時發(fā)現(xiàn)紋波太大，主要是哪方面的問題？
答：如果是電源紋波大，加大電容濾波。
問：請問我用5V供電的有源晶振為DSP提供時鐘，是否可以將其用兩個電阻進(jìn)行分壓后再接到DSP的時鐘輸入端，這樣做的話，時鐘工作是否穩(wěn)定？
答：這樣做不好，建議使用晶體。
問：一個多DSP電路板的時鐘，如何選擇比較好？DSP電路板的硬件設(shè)計和系統(tǒng)調(diào)試時的時序問題？
答：建議使用時鐘芯片，以保證同步。硬件設(shè)計要根據(jù)DSP芯片的時序，選擇外圍芯片，根據(jù)時序設(shè)定等待和硬件邏輯。
二．干擾與板的布局
問：器件布局應(yīng)重點考慮哪些因素？例如在集中抄表系統(tǒng)中？
答：可用TMS320VC5402，成本不是很高。器件布局重點應(yīng)是存貯器與DSP的接口。
問：在設(shè)計DSP的PCB板時應(yīng)注意哪些問題？
答：1.電源的布置；2.時鐘的布置；3.電容的布置；4.終端電路；5.數(shù)字同模擬的布置。
問：請問DSP在與前向通道(比如說AD)接口的時候，布線過程中要注意哪些問題，以保證AD采樣的穩(wěn)定性？
答：模擬地和數(shù)字地分開，但在一點接地。
問：DSP主板設(shè)計的一般步驟是什么？需要特別注意的問題有哪些？
答：1.選擇芯片；2.設(shè)計時序；3.設(shè)計PCB。最重要的是時序和布線。
問：在硬件設(shè)計階段如何消除信號干擾（包括模擬信號及高頻信號）？應(yīng)該從那些方面著
手？
答：1.模擬和數(shù)字分開；2.多層板；3.電容濾波。
問：在電路板的設(shè)計上，如何很好的解決靜電干擾問題。
答：一般情況下，機殼接大地，即能滿足要求。特殊情況下，電源輸入、數(shù)字量輸入串接
專用的防靜電器件。
問：DSP板的電磁兼容（EMC）設(shè)計應(yīng)特別注意哪些問題?
答：正確處理電源、地平面，高速的、關(guān)鍵的信號在源端串接端接電阻，避免信號反射。
問：用電感來隔離模擬電源和數(shù)字電源，其電感量如何決定？是由供電電流或噪音要求來
決定嗎？有沒有計算公式？
答：電感或磁珠相當(dāng)于一個低通濾波器，直流電源可以通過，而高頻噪聲被濾除。所以電
感的選擇主要決定于電源中高頻噪聲的成分。
問：講座上的材料多是電源干擾問題，能否介紹板上高頻信號布局（Layout）時要注意的
問題以及數(shù)字信號對模擬信號的影響問題？
答：數(shù)字信號對模擬信號的干擾主要是串?dāng)_，在布局時模擬器件應(yīng)盡量遠(yuǎn)離高速數(shù)字器件，高速數(shù)字信號盡量遠(yuǎn)離模擬部分，并且應(yīng)保證它們不穿越模擬地平面。
問：能否介紹PCB布線對模擬信號失真和串音的影響，如何降低和克服？
答：有2個方面，1. 模擬信號與模擬信號之間的干擾：布線時模擬信號盡量走粗一些，如果有條件，2個模擬信號之間用地線間隔。2. 數(shù)字信號對模擬信號的干擾：數(shù)字信號盡量遠(yuǎn)離模擬信號，數(shù)字信號不能穿越模擬地。
三．DSP性能
問：1.我要設(shè)計生物圖像處理系統(tǒng)，選用那種型號較好（高性能和低價格）？2.如果選定
TI DSP，需要什么開發(fā)工具？
答：1.你可采用C54x 或 C55x平臺，如果你需要更高性能的，可采用C6x系列。2.需要EVM
s和XDS510仿真器。
問：請介紹一種專門用于快速富利葉變換（FFT）， 數(shù)字濾波，卷積，相關(guān)等算法的DSP，
最好集成12bit以上的ADC功能。
答：如果你的系統(tǒng)是馬達(dá)/能量控制的，我建議你用TMS320LF240x。
問：有些資料說DSP比單片機好，但單片機用的比DSP廣。請問這兩個在使用上有何區(qū)別？
答：單片機一般用于要求低的場合，如4/8位的單片機。DSP適合于要求較高的場合。
問：我想了解在信號處理方面DSP比FPGA的優(yōu)點。
答：DSP是通用的信號處理器，用軟件實現(xiàn)數(shù)據(jù)處理；FPGA用硬件實現(xiàn)數(shù)據(jù)處理。DSP的成本便宜，算法靈活，功能強；FPGA的實時性好，成本較高。
問：請問減小電路功耗的主要途徑有哪些？
答：1.選擇低功耗的芯片；2.減少芯片的數(shù)量；3.盡量使用IDLE。
問：用C55設(shè)計一個低功耗圖像壓縮/解壓和無線傳輸?shù)漠a(chǎn)品，同時雙向傳輸遙控指令和其
他信息，要求圖像30幀/秒，TFT顯示320*240，不知道能否實現(xiàn)？若能，怎樣確定性能？選擇周邊元器件？確定最小的傳輸速率？能否提供開發(fā)的解決方案？軟件核？
答：1.有可能，要看你的算法。2.建議先在模擬器上模擬。
問：用DSP開發(fā)MP3，比較專用MP3解碼芯片如何，比如成本、難度、周期？謝謝。
答：1.DSP的功能強，可以實現(xiàn)附加的功能，如ebook等；2.DSP的性能價格比高；3.難度較大，需要算法，因此周期較長，但TI有現(xiàn)成的方案。
問：用DSP開發(fā)的系統(tǒng)跟用普通單片機開發(fā)的系統(tǒng)相比，有何優(yōu)勢？DSP一般適用于開發(fā)什么樣的系統(tǒng)？其開發(fā)周期、資金投入、開發(fā)成本如何？與DSP的接口電路是否還得用專門的芯片？
答：1.性能高；2.適合于速度要求高的場合；3.開發(fā)周期一般6個月，投入一般要一萬元左
右；4.不一定，但需要速度較高的芯片。
問：DSP會對原來的模擬電路產(chǎn)生什么樣的影響？
答：一方面DSP用數(shù)字處理的方法可以代替原來用模擬電路實現(xiàn)的一些功能；另一方面，DSP的高速性對模擬電路產(chǎn)生較大的干擾，設(shè)計時應(yīng)盡量使DSP遠(yuǎn)離模擬電路部分。
問：請問支持MPEG-4芯片型號是什么？
答：C55x或 C6000 或DSC2x
問：DSP內(nèi)的計算速度是快的，但是它的I/O口的交換速度有多快呢？
答：主頻的1/4左右。
四．技術(shù)性問題
問：我有二個關(guān)于C2000的問題：1、C240或C2407的RS復(fù)位引腳既可輸入，也可輸出，直接用CMOS門電路（如74ACT04）驅(qū)動是否合適，還是應(yīng)該用OC門（集電極開路）驅(qū)動？2、大程序有時運行異常，但加一兩條空指令就正常，是何原因？
答：1、OC門（集電極開路）驅(qū)動。2、是流水線的問題。
問：1.DSP芯片內(nèi)是否有單個的隨機函數(shù)指令？2．DSP內(nèi)的計算速度是快的，但是它的I/O
口的交換速度有多快呢？SP如何配合EPLD或FPGA工作呢？
答：1.沒有。2.取決于你所用的I/O。對于HPI，傳輸速率（字節(jié)）大約為CPU的1/4，對McBSP，位速率（kbps）大約為CPU的1/2。3.你可以級聯(lián)仿真接口和一個EPLD/FPGA在一起。本文引用地址：http://butianyuan.cn/article/150619.htm
問：設(shè)計DSP系統(tǒng)時，我用C6000系列。DSP引腳的要上拉，或者下拉的原則是怎樣的？我經(jīng)常在設(shè)計時為某一管腳是否要設(shè)置上/下拉電阻而猶豫不定。
答：C6000系列的輸入引腳內(nèi)部一般都有弱的上拉或者下拉電阻，一般不需要考慮外部加上
拉或者下拉電阻，特殊情況根據(jù)需要配置。
問：我正在使用TMS320VC5402，通過HPI下載代碼，但C5402的內(nèi)部只提供16K字的存儲區(qū)，請問我能通過HPI把代碼下載到它的外部擴(kuò)展存儲區(qū)運行嗎？
答：不行，只能下載到片內(nèi)。
問：電路中用到DSP，有時當(dāng)復(fù)位信號為低時，電壓也屬于正常范圍，但DSP加載程序不成功。電流也偏大，有時時鐘也有輸出。不知為什么？
答：復(fù)位時無法加載程序。
問：DSP和單片機相連組成主從系統(tǒng)時，需要注意哪些問題？
答：建議使用HPI接口，或者通過DPRAM連接。
問：原來的DSP的程序需放在EPROM中，但EPROM的速度難以和DSP匹配?，F(xiàn)在是如何解決此問題的？
答：用BootLoad方法解決。
問：我在使用5402DSK時，一上電，不接MIC，只接耳機，不運行任何程序，耳機中有比較明顯的一定頻率的噪聲出現(xiàn)。有時上電后沒有出現(xiàn)，但接MIC，運行范例中的CODEC程序時，又會出現(xiàn)這種噪聲。上述情況通常都在DSK工作一段時間后自動消失。我在DSP論壇上發(fā)現(xiàn)別人用DSK時也碰到過這種情況，我自己參照5402DSK做了一塊板，所用器件基本一樣，也是這現(xiàn)象，請問怎么回事？如何解決？
答：開始時沒有有效的程序代碼，所以上電后是隨機狀態(tài)，出現(xiàn)這種情況是正常的。
問：我使用的是TMS320LF2407，但是仿真時不能保證每次都能GO MAIN。我想詳細(xì)咨詢一下，CMD文件的設(shè)置用法，還有VECTOR的定義。
答：可能看門狗有問題，關(guān)掉看門狗。有關(guān)CMD文件配置請參考《匯編語言工具》第二章。
問：我設(shè)計的TMS320VC5402板子在調(diào)試軟件時會經(jīng)常出現(xiàn)存儲器錯誤報告，排除是映射的問題，是不是板子不穩(wěn)定的因素？還是DSP工作不正常的問題？如何判別？
答：你可以利用Memoryfill功能，填入一些數(shù)值，然后刷新一下，看是不是在變，如果是
在變化，則Memory 是有問題。
問：如何解決Flash編程的問題:可不可以先用仿真器下載到外程序存儲RAM中，然后程序代碼將程序代碼自己從外程序存儲RAM寫到F240的內(nèi)部Flash ROM中，如何寫?
答：如果你用F240，你可以用下載TI做的工具。其它的可以這樣做。
問：C5510芯片如何接入E1信號？在接入時有什么需要注意的地方？
答：通過McBSP同步串口接入。注意信號電平必須滿足要求。
問：請問如何通過仿真器把.HEX程序直接燒到FLASH中去?所用DSP為5402是否需要自己另外編寫一個燒寫程序， 如何實現(xiàn)?謝謝!!
答：直接寫.OUT。是DSP中寫一段程序，把主程序?qū)懙紽LASH中。
問：DSP的硬件設(shè)計和其他的電路板有什么不同的地方？
答：1.要考慮時序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求。
問：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪個可以較方便地與VC33連接，完成10個模擬信號的AD轉(zhuǎn)換（要求16bit，1毫秒內(nèi)完成10個信號的采樣，當(dāng)然也要考慮價格）？
答：作選擇有下列幾點需要考慮1. 總的采樣率：1ms、10個通道，總采樣率為100K ，所有A/D均能滿足要求。2. A/D與VC33的接口類型：并行、串行。前2種A/D為并行接口，后幾種均為串行接口。3. 接口電平的匹配。前2種A/D為5V電平，與VC33不能接口；后幾種均可為3.3V電平，可與VC33直接接口。
問：DSP的電路板有時調(diào)試成功率低于50%，連接和底板均無問題，如何解決？有時DSP同CPLD產(chǎn)生不明原因的沖突，如何避免？
答：看來你的硬件設(shè)計可能有問題，不應(yīng)該這么小的成功率。我們的板的成功率為95%以上。
問：我們的工程有兩人參與開發(fā)，由于事先沒有考慮周全，一人使用的是助記符方式編寫
匯編代碼，另一人使用的是代數(shù)符號方式編寫匯編代碼，請問CCS5000中這二種編寫方式如何嵌在一起調(diào)試？
答：我沒有這樣用過，我想可以用下面的辦法解決：將一種方式的程序先單獨編譯為.obj
文件，在創(chuàng)建工程時，將這些.obj文件和另一種方式的程序一起加進(jìn)工程中，二者即可一
起編譯調(diào)試了。
問：DSP數(shù)據(jù)緩沖，能否用SDRAM代替FIFO？
答：不行
問：ADC或DAC和DSP相連接時，要注意什么問題？比如匹配問題，以保證A/D采樣穩(wěn)定或D/A碼不丟失。
答：1. 接口方式：并行／串行；2. 接口電平，必須保證二者一致。
問：用F240經(jīng)常發(fā)生外部中斷丟失現(xiàn)象，甚至在實際環(huán)境中只有在程序剛開始時能產(chǎn)生中
斷，幾分鐘后就不能產(chǎn)生中斷。有時只能采取查詢的方式，請問有何有效的解決方法？改
為F2407是不是要好些？
答：應(yīng)該同DSP無關(guān)。建議你將中斷服務(wù)程序簡化看一下。
四十九.時鐘電路選擇原則
1,系統(tǒng)中要求多個不同頻率的時鐘信號時，首選可編程時鐘芯片;
2,單一時鐘信號時，選擇晶體時鐘電路;
3,多個同頻時鐘信號時，選擇晶振;
4,盡量使用DSP片內(nèi)的PLL，降低片外時鐘頻率，提高系統(tǒng)的穩(wěn)定性;
5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內(nèi)無振蕩電路，不能用晶體時鐘電路;
6,VC5401、VC5402、VC5409和F281x等DSP時鐘信號的電平為1.8V，建議采用晶體時鐘電路
五十.C程序的代碼和數(shù)據(jù)如何定位
1,系統(tǒng)定義:
.cinit 存放C程序中的變量初值和常量;
.const 存放C程序中的字符常量、浮點常量和用const聲明的常量;
tch 存放C程序tch語句的跳針表;
.text 存放C程序的代碼;
.bss 為C程序中的全局和靜態(tài)變量保留存儲空間;
.far 為C程序中用far聲明的全局和靜態(tài)變量保留空間;
.stack 為C程序系統(tǒng)堆棧保留存儲空間，用于保存返回地址、函數(shù)間的參數(shù)傳遞、存儲局部變量和保存中間結(jié)果;
.sysmem 用于C程序中malloc、calloc和realloc函數(shù)動態(tài)分配存儲空間
2,用戶定義:
#pragma CODE_SECTION (symbol, section name);
#pragma DATA_SECTION (symbol, section name)
五十一.cmd文件
由3部分組成：
1)輸入／輸出定義：.obj文件：鏈接器要鏈接的目標(biāo)文件;.lib文件：鏈接器要鏈接的庫文件;.map文件：鏈接器生成的交叉索引文件;.out文件：鏈接器生成的可執(zhí)行代碼;鏈接器選項
2)MEMORY命令：描述系統(tǒng)實際的硬件資源
3)SECTIONS命令：描述段如何定位
五十二.為什么要設(shè)計CSL?
1,DSP片上外設(shè)種類及其應(yīng)用日趨復(fù)雜
2,提供一組標(biāo)準(zhǔn)的方法用于訪問和控制片上外設(shè)
3,免除用戶編寫配置和控制片上外設(shè)所必需的定義和代碼
五十三.什么是CSL?
1,用于配置、控制和管理DSP片上外設(shè)
2,已為C6000和C5000系列DSP設(shè)計了各自的CSL庫
3,CSL庫函數(shù)大多數(shù)是用C語言編寫的，并已對代碼的大小和速度進(jìn)行了優(yōu)化
4,CSL庫是可裁剪的：即只有被使用的CSL模塊才會包含進(jìn)應(yīng)用程序中
5,CSL庫是可擴(kuò)展的：每個片上外設(shè)的API相互獨立，增加新的API，對其他片上外設(shè)沒有影響
五十四.CSL的特點
1,片上外設(shè)編程的標(biāo)準(zhǔn)協(xié)議：定義一組標(biāo)準(zhǔn)的APIs：函數(shù)、數(shù)據(jù)類型、宏;
2,對硬件進(jìn)行抽象，提取符號化的片上外設(shè)描述:定義一組宏，用于訪問和建立寄存器及其域值
3,基本的資源管理:對多資源的片上外設(shè)進(jìn)行管理;
4,已集成到DSP/BIOS中:通過圖形用戶接口GUI對CSL進(jìn)行配置;
5,使片上外設(shè)容易使用:縮短開發(fā)時間，增加可移植.
五十五.為什么需要電平變換?
1)DSP系統(tǒng)中難免存在5V/3.3V混合供電現(xiàn)象;
2)I/O為3.3V供電的DSP，其輸入信號電平不允許超過電源電壓3.3V;
3)5V器件輸出信號高電平可達(dá)4.4V;
4)長時間超常工作會損壞DSP器件;
5)輸出信號電平一般無需變換
五十六.電平變換的方法
1,總線收發(fā)器（Bus Transceiver）：
常用器件： SN74LVTH245A（8位）、SN74LVTH16245A（16位）
特點：3.3V供電，需進(jìn)行方向控制，
延遲：3.5ns，驅(qū)動：-32/64mA，
輸入容限：5V
應(yīng)用：數(shù)據(jù)、地址和控制總線的驅(qū)動
2,總線開關(guān)（Bustch）
常用器件：SN74CBTD3384（10位）、SN74CBTD16210（20位）
特點：5V供電，無需方向控制
延遲：0.25ns，驅(qū)動能力不增加
應(yīng)用：適用于信號方向靈活、且負(fù)載單一的應(yīng)用，如McBSP等外設(shè)信號的電平變換
3,2選1切換器（1 of 2 Multiplexer）
常用器件：SN74CBT3257（4位）、SN74CBT16292（12位）
特點：實現(xiàn)2選1，5V供電，無需方向控制
延遲：0.25ns，驅(qū)動能力不增加
應(yīng)用：適用于多路切換信號、且要進(jìn)行電平變換的應(yīng)用，如雙路復(fù)用的McBSP
4,CPLD
3.3V供電，但輸入容限為5V，并且延遲較大：＞7ns，適用于少量的對延遲要求不高的輸入信號
5,電阻分壓
10KΩ和20KΩ串聯(lián)分壓，5V×20÷（10＋20）≈3.3V
五十七.未用的輸入／輸出引腳的處理
1,未用的輸入引腳不能懸空不接，而應(yīng)將它們上拉活下拉為固定的電平
1)關(guān)鍵的控制輸入引腳，如Ready、Hold等，應(yīng)固定接為適當(dāng)?shù)臓顟B(tài),Ready引腳應(yīng)固定接為有效狀態(tài),Hold引腳應(yīng)固定接為無效狀態(tài)
2)無連接（NC）和保留（RSV）引腳,NC 引腳：除非特殊說明，這些引腳懸空不接,RSV引腳：應(yīng)根據(jù)數(shù)據(jù)手冊具體決定接還是不接
3)非關(guān)鍵的輸入引腳,將它們上拉或下拉為固定的電平，以降低功耗
2,未用的輸出引腳可以懸空不接
3,未用的I/O引腳:如果確省狀態(tài)為輸入引腳，則作為非關(guān)鍵的輸入引腳處理，上拉或下拉為固定的電平;如果確省狀態(tài)為輸出引腳，則可以懸空不接
評論