基于數(shù)據(jù)采集系統(tǒng)中的DSP控制回路設計

　1 引 言

　　隨著信息技術的飛速發(fā)展，數(shù)字信號處理器(DSP)得到了廣泛的應用，基于A／D，DSP，D／A的數(shù)據(jù)采集模式已經(jīng)被大多數(shù)人所接受。在現(xiàn)代生物信號采集方案中，人們不僅要求系統(tǒng)有高速的數(shù)據(jù)處理能力，而且還要求其有高速的數(shù)據(jù)處理能力和高精度、多通道的D／A轉(zhuǎn)換能力。

　　本文的目的是設計一個生物信號傳感器的控制系統(tǒng)。在一些信號采集回路中，某些傳感器的最佳工作電壓隨著環(huán)境的變化而變化，這就要求系統(tǒng)在正式采集有效信號前將傳感器調(diào)到最佳工作電壓。這時系統(tǒng)不僅要求高速的數(shù)字信號處理能力，而且要求對前端多路傳感器的適時控制，于是選擇由C5416和5633所組成的生物信號采集控制系統(tǒng)。以下重點分析SPI口的配置以及DSP通過SPI對進行數(shù)據(jù)傳輸?shù)拇a實現(xiàn)。

　　2 芯片介紹

　　C5416屬于TI公司TMS320C54X系列DSP芯片，是一種低功耗、高性能的定點DSP芯片。它的主要特點有：運算速度快，可達160 MIPS。優(yōu)化的CPU結(jié)構：內(nèi)部有1個40位的算術邏輯單元(ALU)、2個40位的累加器、2個40位的加法器、1個乘法器和1個40位的桶型移位器、有4條內(nèi)部總線和2個地址發(fā)生器。多總線結(jié)構：包括3條獨立的16位數(shù)據(jù)總線和1條23位的地址總線。低功耗方式：TMS320C5416DSP可以在3.3 V，1.6 V的低電壓下工作，3種低功耗方式(IDLE1，IDLE2和IDLE3)可以節(jié)省DSP功耗。智能外設：包括軟件可編程等待狀態(tài)寄存器、可編程PLL時鐘發(fā)生器、1個16位的計數(shù)器、6個DMA控制器、3個多通道緩沖串行口(McBSP0-2)和與外部處理器通信的HPI(Host Post Interface)接口。

美國MAXIM公司生產(chǎn)的一種32通道高精度采樣保持D／A轉(zhuǎn)換器。它內(nèi)含1個16位DAC、1個帶內(nèi)部時鐘的時序控制器、1個片內(nèi)RAM以及32路采樣保持放大器。其中DAC電路由2部分組成。在16位DAC中，高4位可通過15個同值電阻組成的權電阻網(wǎng)絡完成相應的轉(zhuǎn)換，其余位的轉(zhuǎn)換則由1個12位R-2R梯形網(wǎng)絡來完成。其32路帶緩沖的采樣保持電路通過內(nèi)部保持電容來使輸出壓降維持在每秒1 mV的范圍內(nèi)，且不需要配置外部增益和偏置電路。能提供最大200μV的分辨率和0.015％FSR的高精度轉(zhuǎn)換，其輸出電壓范圍為-4.5～9.2 V。其理論輸出電壓由參考電壓、增益以及輸入的編碼共同決定：

　　其中：code是5633輸入的16位二進制代碼；VREF是MAX 5633的輸入?yún)⒖茧妷海籚GS是地的敏感輸入電壓，通常直接接地。具有工作溫度范圍寬以及串行接口靈活等特點，適用于處理大量模擬數(shù)據(jù)輸出的場合。

　　3 系統(tǒng)工作模式

　　MAX 5633的轉(zhuǎn)換過程是先從串行數(shù)據(jù)端DIN送進要轉(zhuǎn)換的16位數(shù)據(jù)D15～D0(高位在前，低位在后)，然后送進5位地址A4～A0(用這5位地址編碼來選擇輸出的通道號)。地址的后2位是控制字C1和C0，其中C1為1是立即更新模式，為0則為觸發(fā)模式；C0為1表示選擇外部時鐘序列，為0則選擇內(nèi)部時鐘序列。C1，C0之后應補1位0。當片選CS變低后，系統(tǒng)將在每一個時鐘的上升沿送進一位數(shù)據(jù)。送完最后一位數(shù)據(jù)(即第24個數(shù)據(jù)后)后片選CS變高。而當CS為高電平時，任何輸入數(shù)據(jù)都無效。

　　MAX 5633有3種工作方式分別為順序模模式、立即更新模式和碎發(fā)模式。其中順序模式為默認工作模式。通過設定C1=1將MAX 5633配置成立即更新模式。立即更新模式用于更新單個SRAM的內(nèi)容，同時更新相應的采樣保持放大器輸出。在這種模式下，所選擇的通道輸出會在順序操作恢復前更新。用戶可以通過設置IMMED或使C1為高電平選擇立即更新模式。當片選CS為低電平時，原訪問順序被打斷。輸入字被存儲在對應于被選擇通道的SRAM中。此時DAC轉(zhuǎn)換和相應的采樣保持對輸入串口完全透明。相應的輸出通道將得到立即更新。更新后，時序?qū)⒒氐皆瓉碇袛嗟腟RAM地址重新開始順序更新。立即更新操作需要占用2個時序周期，其中一個周期用來使時序控制器繼續(xù)完成正在進行的操作，另一個用來進行新數(shù)據(jù)的更新。