QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì)

　　2.1 用Spartan3作為QDR的存儲(chǔ)控制器

　　Spartan3系列FPGA是由Xilinx公司基于成功的Virtex-II FPGA架構(gòu)而研發(fā)的性價(jià)比較高的一種產(chǎn)品。Spartan3器件有如下特點(diǎn)：嵌入式18×18乘法器支持高性能DSP應(yīng)用;片上數(shù)字時(shí)鐘管理(DCM)，無(wú)需外部時(shí)鐘管理器件;分布式的存儲(chǔ)器和SRL16移位寄存器邏輯能夠更高效執(zhí)行DSP功能;18KB 塊RAM，可以用作緩存或是高速緩存;數(shù)字片上終端能夠消除對(duì)多個(gè)外部電阻器的需求;8個(gè)獨(dú)立的I/O陣列支持24種不同的I/O標(biāo)準(zhǔn);Spartan3系列的FPGA獨(dú)有的特性可以簡(jiǎn)化存儲(chǔ)控制器的設(shè)計(jì)。圖2是用Spartan3系列FPGA實(shí)現(xiàn)的存儲(chǔ)控制器結(jié)構(gòu)圖。

　　該存儲(chǔ)控制器的設(shè)計(jì)可以在深度擴(kuò)展模式下實(shí)現(xiàn)對(duì)四個(gè)SRAM的控制。每個(gè)QDR SRAM會(huì)收到對(duì)各自的讀寫端口進(jìn)行控制的相互獨(dú)立的控制信號(hào)，而對(duì)所有的SRAM來(lái)說，地址和數(shù)據(jù)端口是共用的。

　　存儲(chǔ)控制器是以QDR SRAM工作在單時(shí)鐘模式下對(duì)其進(jìn)行控制的，從而可以簡(jiǎn)化存儲(chǔ)器接口。控制器工作在100MHz的時(shí)鐘頻率下，允許7.2Gbps的帶寬。存儲(chǔ)控制器有獨(dú)立的讀寫狀態(tài)機(jī)，存儲(chǔ)控制器的控制是基于兩位指令輸入的形式來(lái)實(shí)現(xiàn)的。

　　2.2 QDR SRAM和Xilinx Spartan3系列FPGA的接口連接

　　Spartan3系列的FPGA獨(dú)有的特性可以簡(jiǎn)化存儲(chǔ)控制器的設(shè)計(jì)。Spartan3系列產(chǎn)品是業(yè)界成本最低的可編程邏輯電路。在Spartan3系列FPGA中，有DCM(數(shù)字時(shí)鐘管理)模塊，可以用來(lái)消除內(nèi)部全局時(shí)鐘網(wǎng)絡(luò)的時(shí)鐘歪斜，或者消除為片外其他系統(tǒng)組成部分提供時(shí)鐘的過程中所出現(xiàn)的時(shí)鐘歪斜。DCM中的DLL能夠使控制器完成FPGA的片上時(shí)鐘和QDR SRAM之間的零時(shí)鐘歪斜。除此之外，DCM還提供其他的功能，如相位調(diào)解，分頻和倍頻。圖3所示為DCM在存儲(chǔ)控制器設(shè)計(jì)中的應(yīng)用。

上一頁(yè) 1 2 3 下一頁(yè)