基于 DSP-dMAX 的嵌入式 FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

基地址和空間大小用于規(guī)劃出一段內(nèi)存空間，該內(nèi)存空間用于FIFO設(shè)備，并被FIFO設(shè)備保護(hù)起來，使得其他設(shè)備和程序不能訪問該空間。為了便于操作方便，空間大小一般為2的整數(shù)次冪，但不做要求。具體到C6727B型號(hào)的DSP，空間大小最大為1M個(gè)元素，元素大小可以是8位、16位或者32位數(shù)據(jù)，不能為其他類型的數(shù)據(jù)?；刂房梢詾閮?nèi)存空間的任何一個(gè)地址，同樣為了操作方便，一般為空間大小的邊界點(diǎn)。例如，8個(gè)元素的FIFO，其基地址一般為XXXXX000b，也就是地址的低3位為0，基地址就肯定為8的整數(shù)次。同樣，64個(gè)元素的FIFO，其低6位為0?；刂泛涂臻g大小的特殊要求避免訪問時(shí)的地址跨越多頁問題，可以提高FIFO的訪問速度。

空標(biāo)志和滿標(biāo)志用于表示FIFO的存儲(chǔ)狀態(tài)。讀指針和寫指針用于表示讀寫的當(dāng)前地址。錯(cuò)誤標(biāo)志表示對(duì)FIFO的錯(cuò)誤操作。當(dāng)FIFO處于滿標(biāo)志情況下仍然寫FIFO，或者FIFO處于空標(biāo)志情況下仍然讀FIFO，F(xiàn)IFO都將終止當(dāng)前操作，并將錯(cuò)誤標(biāo)志置位。

FIFO的寫操作只有一種工作方式，即每次寫一個(gè)新的數(shù)據(jù)，寫指針加1，直到寫滿。而FIFO讀操作有兩種工作方式，分別為標(biāo)準(zhǔn)操作和多階延遲（Multi-tap Delay Transfer）操作。標(biāo)準(zhǔn)操作和寫操作一樣。多階延遲操作一般用于濾波處理，當(dāng)需要對(duì)輸入信號(hào)進(jìn)行濾波處理時(shí)候，每次希望從FIFO讀取一段窗口的數(shù)據(jù)，進(jìn)行濾波處理，數(shù)據(jù)窗口仍然只移動(dòng)一個(gè)數(shù)據(jù)。在標(biāo)準(zhǔn)操作情況下，如果讀取一段窗口的數(shù)據(jù)，F(xiàn)IFO則將該段窗口的數(shù)據(jù)全部彈出。多階延遲操作則只彈出一個(gè)數(shù)據(jù)。該操作方法對(duì)語音或者AD采樣數(shù)據(jù)的平滑、FIR等濾波非常適用。需要注意的是，多階延遲操作的數(shù)據(jù)窗大小需要設(shè)置，如果FIFO存儲(chǔ)的數(shù)據(jù)個(gè)數(shù)小于數(shù)據(jù)窗，F(xiàn)IFO則終止當(dāng)前操作，并給出錯(cuò)誤標(biāo)志。

系統(tǒng)硬件結(jié)構(gòu)
C6727B和其他DSP有一個(gè)較大的區(qū)別，就是C6727B不再提供專門的外部中斷引腳，而是采用GPIO引腳和dMAX配合使用，通過寄存器的設(shè)置將GPIO引腳配置成外部中斷引腳。本文為了實(shí)現(xiàn)FIFO的實(shí)時(shí)操作，一旦外設(shè)向FIFO寫入數(shù)據(jù)，即發(fā)出中斷信號(hào)到DSP的CPU，通知CPU讀取數(shù)據(jù)。為此，需要使用1個(gè)外部中斷引腳，將C6727B的音頻串口的AXR[8]配置成通用的GPIO引腳，并在dMAX中設(shè)置成中斷引腳。此時(shí)需要將音頻串口的CONFIGMACSP0寄存器設(shè)置為0x0001，如圖3所示。此時(shí)音頻串口不能再作為普通的音頻口使用，而是配置成IO接口。

圖3 中斷功能設(shè)置框圖

從圖3中可以看出，配置好音頻串口后，一旦AXR[8]引腳有上升沿到，則McASP0激活dMAX的事件26，向CPU發(fā)送內(nèi)部中斷13。McASP的與中斷相關(guān)的寄存器配置是實(shí)現(xiàn)以上方案的重點(diǎn)。使用PFUNC寄存器將其配置成通用IO引腳；PDIR寄存器控制IO引腳的方向；如果是輸出引腳則由POUT引腳輸出高低電平，如果是輸入引腳，則由PDIN寄存器讀出該引腳的狀態(tài)；此外，可以使用PDCLR和PSET寄存器清除或者設(shè)置輸出引腳的狀態(tài)。