基于嵌入式技術(shù)的靶場破片測速系統(tǒng)設(shè)計(jì)

摘要：為了增強(qiáng)靶場破片測速系統(tǒng)的便攜性和實(shí)時(shí)性，提出了一種基于嵌入式技術(shù)的靶場破片測速系統(tǒng)設(shè)計(jì)方法。系統(tǒng)硬件上采用ARM+FPGA的架構(gòu)，軟件上不僅采用Qt／Embedded設(shè)計(jì)了圖形界面，而且給出了嵌入式設(shè)備上Qt／Embedded程序的優(yōu)化方法。經(jīng)過多次野外破片測速試驗(yàn)檢測，系統(tǒng)工作穩(wěn)定，可實(shí)現(xiàn)破片飛行速度、速度降、末速度、破片速度分布等參數(shù)的獲取。試驗(yàn)結(jié)果證明，系統(tǒng)能夠滿足靶場破片測速的大多數(shù)需要。
關(guān)鍵詞：嵌入式技術(shù)；破片測速；ARM；FPGA；Qt／Embedded

0 引言
破片速度是戰(zhàn)斗部爆炸效能評(píng)估的一個(gè)重要參數(shù)。傳統(tǒng)的靶場破片測速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場采集標(biāo)靶的試驗(yàn)波形，試驗(yàn)完成后再交由計(jì)算機(jī)進(jìn)行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日新月異，靶場破片測速系統(tǒng)需要根據(jù)實(shí)際情況現(xiàn)場設(shè)置的參數(shù)越來越多，參數(shù)設(shè)置的靈活性越來越強(qiáng)，對(duì)系統(tǒng)工作的實(shí)時(shí)性要求越來越高；另一方面，戰(zhàn)斗部爆炸試驗(yàn)在野外進(jìn)行，條件惡劣，大型設(shè)備攜帶不便，以往的PC機(jī)+數(shù)據(jù)采集卡設(shè)計(jì)已經(jīng)越來越不能滿足靶場試驗(yàn)的要求。嵌入式系統(tǒng)具有功耗小、便攜性好、穩(wěn)定性高、實(shí)時(shí)性強(qiáng)的特點(diǎn)，近年來隨著嵌入式技術(shù)的不斷發(fā)展，把嵌入式技術(shù)引入靶場破片測速系統(tǒng)設(shè)計(jì)中，為靶場破片測速系統(tǒng)設(shè)計(jì)提供了一個(gè)新的思路。
本文設(shè)計(jì)的靶場破片測速系統(tǒng)以ARM處理器為控制核心，利用了FPGA強(qiáng)大的多路并行處理能力進(jìn)行數(shù)據(jù)處理，在基于嵌入式Linux的平臺(tái)上采用Qt／Embedded設(shè)計(jì)了友好的人機(jī)交互界面。系統(tǒng)功能完善，操作直觀簡單，攜行方便，能夠滿足在野外進(jìn)行破片測速的大多數(shù)需要。

1 系統(tǒng)硬件設(shè)計(jì)
系統(tǒng)使用ARM+FPGA的設(shè)計(jì)方式。
ARM處理器選用Samsung公司推出的基于ARM920T內(nèi)核的S3C2440。S3C2440主頻高達(dá)400 MHz，完全能夠勝任系統(tǒng)工作要求。S3C2440集成了SDRAM和FLASH控制器，提供了串口，觸摸屏接口，USB接口等多種接口，接口豐富、功能強(qiáng)大，是一款高性能，低價(jià)格的處理器，在嵌入式設(shè)備中獲得了廣泛的應(yīng)用。
FPGA(現(xiàn)場可編程門陣列)選用了Altera公司StratixⅡ系列的EP2S15芯片，該芯片器件密度可達(dá)到15600等效邏輯元(LE)，能提供419Kb片內(nèi)TriMatrix存儲(chǔ)器，多達(dá)12個(gè)DSP區(qū)塊共有48個(gè)(18×18 b)乘法器，用來實(shí)現(xiàn)高性能濾波器和其他DSP功能。支持多種高速外接存儲(chǔ)器接口，支持各種標(biāo)準(zhǔn)的I／O，高速差分I／O，具有強(qiáng)大的高速多通道并行處理能力。
系統(tǒng)使用該芯片64 MB SDRAM作為系統(tǒng)內(nèi)存，64 MB FLASH用于Linux內(nèi)核、文件系統(tǒng)、應(yīng)用程序和試驗(yàn)數(shù)據(jù)的存儲(chǔ)，為系統(tǒng)運(yùn)行提供了充足的存儲(chǔ)空間。
系統(tǒng)硬件結(jié)構(gòu)圖如圖1所示。

在圖1中，系統(tǒng)采用了32個(gè)標(biāo)靶用于破片測速，一個(gè)標(biāo)靶對(duì)應(yīng)FPGA的一個(gè)通道，每個(gè)通道對(duì)應(yīng)一個(gè)32 b計(jì)數(shù)器。戰(zhàn)斗部爆炸后，破片擊穿標(biāo)靶時(shí)產(chǎn)生的脈沖將作為起停信號(hào)，控制FPGA中相應(yīng)通道的計(jì)數(shù)。所有通道中最早觸發(fā)的通道為基準(zhǔn)通道，相應(yīng)通道計(jì)數(shù)器值為0。從基準(zhǔn)通道被觸發(fā)時(shí)刻起，除基準(zhǔn)通道外所有通道計(jì)數(shù)器開始計(jì)數(shù)，直到本通道收到觸發(fā)信號(hào)或者最長計(jì)數(shù)時(shí)間時(shí)停止計(jì)數(shù)。停止計(jì)數(shù)時(shí)的通道計(jì)數(shù)值即為本通道的觸發(fā)計(jì)數(shù)值。
FPGA設(shè)置了32通道通斷寄存器、32通道輸入觸發(fā)器、通道觸發(fā)計(jì)數(shù)器等多個(gè)數(shù)據(jù)寄存器，用于保存標(biāo)靶的通斷、觸發(fā)狀態(tài)及各個(gè)通道的觸發(fā)計(jì)數(shù)值；設(shè)置了最長記錄時(shí)間寄存器等多個(gè)控制寄存器用于控制FPGA的動(dòng)作。經(jīng)過處理，F(xiàn)PGA將標(biāo)靶的通斷、觸發(fā)狀態(tài)及最終觸發(fā)計(jì)數(shù)值寫入相應(yīng)數(shù)據(jù)寄存器中。