新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > ARM體系的嵌入式系統(tǒng)BSP的程序設(shè)計(jì)

ARM體系的嵌入式系統(tǒng)BSP的程序設(shè)計(jì)

作者: 時(shí)間:2011-01-18 來源:網(wǎng)絡(luò) 收藏

  SDRAM的初始化過程如下:加電→延遲10ms(各具體SDRAM器件延時(shí)時(shí)間可能不同)→設(shè)置配置寄存器參數(shù)→延時(shí)→寫刷新定時(shí)寄存器,設(shè)置刷新周期→延時(shí)→使能自動(dòng)刷新→延時(shí)→設(shè)置模式寄存器(位于SDRAM內(nèi)部)。

  1.4 存儲(chǔ)器地址分布重映射(remap)和MMU

  系統(tǒng)一上電,程序?qū)⒆詣?dòng)從0地址處開始執(zhí)行。因此,必須保證在0地址處存在正確的代碼,即要求0地址開始入是非易失性的ROM或Flash等。但是因?yàn)镽OM或Flash的訪問速度相對較慢,每次中斷響應(yīng)發(fā)生后,都要從讀取ROM或Flash上面的向量表開始,影響了中斷響應(yīng)速度。一般程序執(zhí)行后將SDRAM映射為地址0,并把系統(tǒng)程序加載到SDRAM中運(yùn)行,其具體步驟可以采用以下的方案:

 ?。?)上電后,從0地址的ROM開始往下執(zhí)行;

 ?。?)根據(jù)映射前的地址,對SDRAM進(jìn)行必要的代碼和數(shù)據(jù)拷貝;

  (3)拷貝完成后,進(jìn)行重映射操作;

 ?。?)因?yàn)镽AM在重映射前準(zhǔn)備好了內(nèi)容,使得PC指針能繼續(xù)在RAM里取得正確的指令。

  在這種地址映射的變化過程中,程序員需要仔細(xì)考慮的是:程序的執(zhí)行流程不能被這種變化所打斷,注意保證程序流程在重映射前后的承接關(guān)系。

  存儲(chǔ)器的地址分配是很靈活的,可以將I/O操作映射成內(nèi)存操作,也可以通過映射對某些不可訪問的地址空間進(jìn)行保護(hù)等。進(jìn)行存儲(chǔ)器初始化設(shè)計(jì)時(shí),一定要根據(jù)應(yīng)用程序的具體要求來完成地址分配。對地址管理通過MMU即存儲(chǔ)器管理單元實(shí)現(xiàn)。

  在arm系統(tǒng)中,MMU通過頁式虛擬存儲(chǔ)管理,將虛擬空間和物理空間分別分成一個(gè)個(gè)固定大小的頁,并建立兩者之間的映射關(guān)系,從而實(shí)現(xiàn)虛擬地址到物理地址的轉(zhuǎn)換。MMU還可完成存儲(chǔ)器訪問權(quán)限的控制和虛擬存儲(chǔ)器空間緩沖特性的設(shè)置。

  以下是實(shí)現(xiàn)MMU的部分代碼:

  for=(i=1;i0x1000;i++){pagetable[i]=(i20)|MMU_SECDESC;} //建立頁表,每頁大小為1MB,頁表偏移序號(hào)是物理地址的高12位;

  for(addr=SDRAM_BASE;addr(SDRAM_BASE+SDRAM_SIZE/2);addr+=SIZE_1M)

  pagetable[addr>>20]=addr|MMU_SECDESE|MMU_CACHEABLE|MMU_BUFFERABLE;

  //將SDRAM_BASE至(SDRAM_BASE+SDRAM_SIZE/2)空間的設(shè)置為不可CACHE和不可BUFFER的for

  (addr=SDRAM_BASE+SDRAM_SIZE/2;addr (SDRAM_BASE+SDRAM_SIZE);addr+=SIZE_1M)

  pagetable[addr>>20]=(addr+0x1000000)|MMU_SECDESC|MMU_CACHEABLE|MMU_BUFFERABLE;

  //將這段空間的地址映射關(guān)系設(shè)置為VA(虛擬地址)=PA(物理地址)+0x1000000pagetable[0]=(0x42f00000)|MMU_SECDESC|MMU_CACHEABLE|MMU_BUFFERABLE;

  //將SDRAM的虛擬地址0x42f00000映射到0處

  1.5 初始化各模式下的堆棧指針

  因?yàn)閍rm處理器有7種執(zhí)行狀態(tài),每一種狀態(tài)的堆棧指針寄存器(SP)都是獨(dú)立的(System和User三項(xiàng)式使用相同SP寄存器)。因此,對程序中需要用到的每一種模式都要給SP寄存器定義一個(gè)堆棧地址。

  方法是改變狀態(tài)寄存器(CPSR)內(nèi)的狀態(tài)位,使處理器切換到不同的狀態(tài),然后給SP賦值。這里列出的代碼定義了三種模式的SP指針,其中,I_Bit表示IRQ的中斷禁止位;F_Bit表示FIQ的中斷禁止位:

  @;Set up SVC stack to be 4K on top of zero-init data

  LDR r1,=installStack

  ADDsp,r1,#2048

  @;Set up IRQ and FIQ stacks

  MOV r0,#(Mode_IRQ32|I_Bit)

  MSRcpsr,r0

  MOV r0,r0

  ADDsp,r1,#2048*2

  MOV r0,#(Mode_FIQ32|I_Bit |F_Bit)

  MSR cpsr,r0

  MOV r0,r0

  ADDsp,r1,#2048*3

  一般堆棧的大小要根據(jù)需要而定,但是要盡可能給堆棧分配快速和高帶寬的存儲(chǔ)器。堆棧性能的提高對系統(tǒng)性能的影響是非常明顯的。



關(guān)鍵詞: 收發(fā)器

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉