基于 TMS320DM6446 的 H.264 編碼器的設(shè)計(jì)與優(yōu)化

2 對(duì)DSP數(shù)據(jù)搬移的優(yōu)化
視頻編碼需要處理較大的數(shù)據(jù)量，如一幀CIF格式的YUV數(shù)據(jù)約有150KB，而H.264除了要存儲(chǔ)當(dāng)前幀的信息外還必須存儲(chǔ)重建幀和參考幀的信息，為此必須使用DM6446的片外存儲(chǔ)器，也即DDR。但是DSP的CPU對(duì)不同的存儲(chǔ)器的訪問(wèn)速度是不一樣的，訪問(wèn)速度最快的是離DSP核最近的L1P和L1D，其次是二級(jí)緩存L2，訪問(wèn)速度最慢的是DSP的片外存儲(chǔ)器。DSP對(duì)不同的存儲(chǔ)器的訪問(wèn)速度相差數(shù)倍。為了提高編碼器的運(yùn)行效率，節(jié)省DSP核對(duì)各個(gè)模塊訪問(wèn)所消耗的時(shí)鐘周期，需要啟用DSP的DMA作為數(shù)據(jù)在兩個(gè)存儲(chǔ)器之間的傳輸通路。DMA的的特點(diǎn)是可以在不需要CPU干預(yù)的情況下，在后臺(tái)執(zhí)行數(shù)據(jù)的高速傳輸，能夠有效減輕CPU的負(fù)荷。

C64x+在外部存儲(chǔ)器與內(nèi)部存儲(chǔ)器之間的數(shù)據(jù)傳遞可以通過(guò)增強(qiáng)型DMA（EDMA）實(shí)現(xiàn)。EDMA傳輸?shù)陌l(fā)起方式有三種，包括手動(dòng)觸發(fā)方式、外設(shè)事件發(fā)起方式及QDMA模式。在編碼算法中，每處理完一組宏塊就要向CPU提出DMA傳輸申請(qǐng)，因此采用QDMA模式的傳輸發(fā)起方式更適用于編碼算法。

DSP核對(duì)兩級(jí)內(nèi)部存儲(chǔ)器L1和L2的訪問(wèn)速度也不同，如果將外部存儲(chǔ)器的數(shù)據(jù)直接通過(guò)EDMA傳入L1D和L1P，這樣的傳輸方式雖然較快，但需要分配比較大的L1 SRAM，這意味著L1的Cache就會(huì)變小，過(guò)小的L1 Cache會(huì)影響L2和外部?jī)?nèi)存中的代碼和數(shù)據(jù)的效率。出于上述考慮可以將L2作為L(zhǎng)1與外部存儲(chǔ)器之間的數(shù)據(jù)過(guò)渡區(qū)。L1和L2之間的數(shù)據(jù)傳遞采用C64x+新引入的IDMA，其原理跟EDMA相似，實(shí)現(xiàn)兩個(gè)內(nèi)部存儲(chǔ)器的高速數(shù)據(jù)傳遞。

為了使EDMA可以不間斷的實(shí)現(xiàn)數(shù)據(jù)的搬移，本文采用了二級(jí)乒乓傳輸?shù)姆绞?，首先在L1 SRAM和L2 SRAM中開(kāi)辟兩個(gè)緩沖區(qū)，CPU在處理一個(gè)當(dāng)前宏塊組數(shù)據(jù)之前先處理EDMA和IDMA的傳輸申請(qǐng)，當(dāng)CPU編碼完一個(gè)宏塊組時(shí)IDMA已將數(shù)據(jù)搬移至離核最近的L1緩沖區(qū)，當(dāng)CPU繼續(xù)處理下一個(gè)宏塊組前再次處理EDMA和IDMA的傳輸申請(qǐng)。如此以乒乓傳遞的方式搬移數(shù)據(jù)可以保證CPU處理數(shù)據(jù)時(shí)最短的等待時(shí)間。圖4為L(zhǎng)1、L2及外部存儲(chǔ)器DDR2之間的數(shù)據(jù)傳入示意圖。

圖4 存儲(chǔ)器數(shù)據(jù)傳遞流程圖

3 優(yōu)化結(jié)果及分析
表2為優(yōu)化前后的H.264編碼器對(duì)三個(gè)測(cè)試序列在DM6446上編碼后的結(jié)果比較。在表2中，優(yōu)化后的幀頻率比優(yōu)化前有了較大幅度的提高，這是由于對(duì)編碼器的運(yùn)動(dòng)估計(jì)模塊進(jìn)行優(yōu)化后，有效減少了這一模塊所消耗的時(shí)鐘周期。而對(duì)DSP數(shù)據(jù)搬移方式的優(yōu)化，減少了DSP核等待數(shù)據(jù)搬入所消耗的時(shí)鐘周期。表中PSNR的值在優(yōu)化前后并沒(méi)有明顯變化，說(shuō)明優(yōu)化后編碼質(zhì)量未受大的影響。

結(jié)束語(yǔ)
本文結(jié)合DM6446的硬件結(jié)構(gòu)特點(diǎn)，將H.264編碼器在DM6446中成功實(shí)現(xiàn)，并對(duì)編碼器運(yùn)動(dòng)估計(jì)模塊及DSP在編碼時(shí)的數(shù)據(jù)搬移進(jìn)行了優(yōu)化，取得了初步的效果，基本可達(dá)到CIF格式序列的實(shí)時(shí)編碼要求。由于DM6446具有DSP和ARM9的雙核構(gòu)架,ARM端負(fù)責(zé)對(duì)整個(gè)視頻解決方案的控制和對(duì)編碼算法的調(diào)用，因此，下一步的工作重點(diǎn)為實(shí)現(xiàn)在ARM端對(duì)優(yōu)化后的編碼算法進(jìn)行合理的調(diào)用和控制。