利用布線技巧提高嵌入式系統(tǒng)PCB的信號(hào)完整性

過孔的寄生電容給電路造成的影響主要是使數(shù)字信號(hào)上升沿減慢或變差，降低了電路的速度。過孔的寄生電容值越小，影響越小。若過孔在鋪底層上的隔離孔直徑為DG，過孔焊盤的直徑為Dv，PCB厚度為H，板基材料介電常數(shù)為ε，則過孔寄生電容C的大小近似于：

過孔寄生電感的主要影響是降低了電源旁路電容的有效性，使整個(gè)電源供電濾波效果變差。若L為過孔的寄生電感，h是過孔的長(zhǎng)度，DH是中心鉆孔的直徑，則可以用下面的公式來簡(jiǎn)單計(jì)算一個(gè)過孔近似的寄生電感：

從上式可以看出，過孔直徑對(duì)電感的影響較小，過孔長(zhǎng)度對(duì)電感影響較大。在PCB中，通常旁路電容一端通過一個(gè)通孔連接到地平面，另一端也通過一個(gè)通孔連接到電源平面，因此通孔電感的影響會(huì)增加1倍。
2．3 傳輸線拐角對(duì)傳輸通道信號(hào)完整性問題的貢獻(xiàn)
當(dāng)信號(hào)沿均勻連線傳播時(shí)，不會(huì)產(chǎn)生反射和傳輸信號(hào)的失真。但傳輸線上的拐角會(huì)使傳輸線處的阻抗發(fā)生變化，致使信號(hào)出現(xiàn)部分反射和失真。根據(jù)導(dǎo)線單位長(zhǎng)度電容C1(單位：pF／in)，導(dǎo)線線寬ω(單位：in)，可通過下面公式簡(jiǎn)單估算每個(gè)拐角的寄生電容Ccorner：

在高密度電路板中信號(hào)線線寬較窄時(shí)，其拐角的寄生電容量引起的時(shí)延累加一般不太可能對(duì)信號(hào)完整性有很大影響。但對(duì)于高頻敏感電路，如高頻時(shí)鐘線路，應(yīng)考慮拐角寄生電容所產(chǎn)生的累加效應(yīng)。

3 利用布線技巧抑制信號(hào)完整性問題
當(dāng)信號(hào)從驅(qū)動(dòng)源輸出時(shí)，構(gòu)成信號(hào)的電流和電壓將互連線看作一個(gè)阻抗網(wǎng)絡(luò)。當(dāng)信號(hào)沿阻抗網(wǎng)絡(luò)傳播時(shí)，它不斷感受到互連線所引起的瞬態(tài)阻抗變化。如果信號(hào)感受到的阻抗保持不變，則信號(hào)不失真。一旦阻抗發(fā)生變化，信號(hào)就會(huì)在變化處產(chǎn)生反射，并在通過互連線的剩余部分時(shí)發(fā)生失真。如果阻抗改變程度足夠大，失真就會(huì)導(dǎo)致錯(cuò)誤的觸發(fā)。在信號(hào)完整性優(yōu)化設(shè)計(jì)過程中，一個(gè)重要的設(shè)計(jì)目標(biāo)就是：將所有的互連線都設(shè)計(jì)成均勻傳輸線，并減少所有非均勻傳輸線的長(zhǎng)度，讓整個(gè)網(wǎng)絡(luò)中的信號(hào)所感受到的阻抗保持不變?；诖耍梢詺w結(jié)出一些利用布線技巧抑制信號(hào)完整性問題的方法：印制導(dǎo)線的走線形狀不要纏結(jié)、分支或硬拐角，盡量避免T形線和樁線；盡量保持同一網(wǎng)絡(luò)信號(hào)線的線寬，減少線寬變化；減少傳輸線長(zhǎng)度，增大導(dǎo)線寬度；要盡量增大導(dǎo)線間的距離；盡量減少高速信號(hào)線的過孔及拐角，減少信號(hào)線的層間轉(zhuǎn)換；合理選擇過孔的尺寸大?。粶p小信號(hào)環(huán)路面積及環(huán)路電流?？傊?，任何改變橫截面或網(wǎng)絡(luò)幾何形狀的特征都會(huì)改變信號(hào)所感受到的阻抗。布線中減少信號(hào)完整性問題的重點(diǎn)就是減少傳輸線上的阻抗突變，讓整個(gè)網(wǎng)絡(luò)中的信號(hào)所感受到的阻抗保持不變。

4 結(jié)語
隨著嵌入式系統(tǒng)的發(fā)展，信號(hào)完整性成為嵌入式系統(tǒng)PCB設(shè)計(jì)中的一項(xiàng)極其重要的內(nèi)容，影響著整個(gè)PCB設(shè)計(jì)的成敗。在電路確定、元器件選定、PCB布局確定的情況下，可通過布線技巧來抑制信號(hào)完整性問題的出現(xiàn)，提高PCB的可靠性，將信號(hào)完整性問題引發(fā)的損失降到最低。