新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于 CPLD EPM570T100C5的通用直流調(diào)速模塊設(shè)計(jì)

基于 CPLD EPM570T100C5的通用直流調(diào)速模塊設(shè)計(jì)

作者： 時(shí)間：2010-08-10 來源：網(wǎng)絡(luò) 收藏
本文針對常見調(diào)速應(yīng)用，采用可控硅做為調(diào)速元件，采用EPM570T100C5設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)通用直流調(diào)速模塊，為實(shí)現(xiàn)遠(yuǎn)距離控制內(nèi)置了RS 485通信和簡單通信協(xié)議。采用EPM570T100C5作為控制核心，電路簡潔，輸出控制脈沖精確，硬件實(shí)現(xiàn)相對單片機(jī)程序可靠性高、實(shí)時(shí)性好。

1 系統(tǒng)設(shè)計(jì)
模塊組成框圖如圖1所示。主回路可控元件選用雙向可控硅，成本低、控制電路簡單、調(diào)壓方便可靠。為實(shí)現(xiàn)電機(jī)雙向運(yùn)行，采用兩組反并聯(lián)的整流單元。雙向可控硅調(diào)壓后經(jīng)橋式整流模塊變換成直流電，輸出給電動(dòng)機(jī)進(jìn)行調(diào)壓調(diào)速。調(diào)壓采用移相方式，所以設(shè)計(jì)了電源過零脈沖形成電路。為增加模塊可靠性，強(qiáng)電與弱電全部用光電耦合器隔離；雙向可控硅單元內(nèi)有簡單的RC緩沖電路，用以抑制du／dt。考慮到某些應(yīng)用場合需要遠(yuǎn)程控制，增加了RS 485通信單元，用MAX3485E芯片進(jìn)行電平轉(zhuǎn)換。測速選用直流測速發(fā)電機(jī)，相對于光電編碼器更經(jīng)濟(jì)，測速發(fā)電機(jī)輸出的直流電壓經(jīng)降壓、濾波預(yù)處理后進(jìn)行V／F變換。6位LED顯示當(dāng)前速度。電源電路為整個(gè)系統(tǒng)提供+3．3 V電源。

本文引用地址：http://butianyuan.cn/article/151674.htm


主控芯片EPM570T100C5是Altera的MAXⅡ系列低成本的復(fù)雜可編程邏輯器件((2PLD)產(chǎn)品，其密度高且性能優(yōu)良，內(nèi)置用戶非易失性FLASH存儲(chǔ)器塊，內(nèi)部時(shí)鐘頻率高達(dá)300 MHz，100腳MBGA封裝，570個(gè)邏輯單元(LE)。MAXⅡ器件具有創(chuàng)新的查找表(LUT)邏輯結(jié)構(gòu)，突破了傳統(tǒng)宏單元器件的成本和功耗限制。設(shè)計(jì)人員可以利用MAXⅡ器件來替代低密度FPGA，ASSP和標(biāo)準(zhǔn)邏輯器件，支持在系統(tǒng)編程(ISP)，很容易在現(xiàn)場重新進(jìn)行配置。使用EPM570T100C5開發(fā)調(diào)速裝置，大大降低了系統(tǒng)功耗、體積和成本。另外，Altera提供免費(fèi)的QuartusⅡ基礎(chǔ)版軟件，支持所有MAXⅡ器件，它是基于MAXⅡ器件引腳鎖定式裝配和性能優(yōu)化而設(shè)計(jì)的。



2 可控硅調(diào)壓調(diào)速原理
移相觸發(fā)就是通過改變晶閘管每周期導(dǎo)通的起始點(diǎn)即觸發(fā)延遲角α的大小，達(dá)到改變輸出電壓、功率的目的。圖2給出了雙向可控硅調(diào)壓波形，電源電壓；α為移相角；θ為導(dǎo)通角。輸出電壓與控制角關(guān)系見式(1)，移相范圍φ≤α≤π。

式中：α和θ滿足；負(fù)載阻抗角為φ=arctan(ωL／R)；L為主回路總電感；R為主回路總電阻。
雙向可控硅輸出電壓整流后加到主電機(jī)電樞回路，構(gòu)成降壓調(diào)速系統(tǒng)，調(diào)壓調(diào)速機(jī)械特性硬度不變，調(diào)速范圍大，能量損耗小。電壓與速度關(guān)系滿足式(2)的機(jī)械特性。



式中：U為電機(jī)電樞電壓，來自雙向可控硅輸出電壓U0；Ra為電樞回路電阻；T為電磁轉(zhuǎn)矩；φ為每極磁通；Ce為電動(dòng)勢常數(shù)；CT為轉(zhuǎn)矩常數(shù)。
設(shè)磁通保持不變，電樞電路中也沒有串聯(lián)可調(diào)外電阻，減小電動(dòng)機(jī)電樞供電電壓時(shí)，由于轉(zhuǎn)速不立即發(fā)生變化，反電動(dòng)勢也暫不發(fā)生變化，此時(shí)電樞電流減小，轉(zhuǎn)矩也減小，若阻轉(zhuǎn)矩未變，則合成轉(zhuǎn)矩小于零，轉(zhuǎn)速下降，反電動(dòng)勢減小，電樞電流和電磁轉(zhuǎn)矩也隨之增大，直到達(dá)到轉(zhuǎn)矩平衡時(shí)為止，但此時(shí)轉(zhuǎn)速已較原來的降低了。由于調(diào)速時(shí)磁通不變，故也為稱之恒轉(zhuǎn)矩調(diào)速。

3 FPGA核心設(shè)計(jì)
3．1 主模塊
采用自頂向下的設(shè)計(jì)方法，主模塊原理圖如圖3所示。包括speed_detection為速度檢測、speed_control為速度控制、RS 485為串口通信、gate_control為主控子模塊4部分。speedpulse為V／F轉(zhuǎn)換后的速度脈沖信號；start和stop分別為起動(dòng)和停止按鍵的輸入信號；inc和dec分別為加減速按鍵的輸入信號；zeroin為同步過零脈沖的輸入信號；rxd，txd，notre和de連接到RS 485接口芯片MAX3485E；alarm為超速報(bào)警信號；led0～led5為速度顯示6位數(shù)碼管的輸出信號；maincj為主接觸器的控制信號；redled和greenled分別為紅綠燈輸出信號；pulse I和pLalseⅡ?yàn)檎唇M雙向可控硅控制信號。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉