基于DSP的圖像壓縮無線傳輸系統(tǒng)設計
加入技術交流群
4．2 DMA在JPEG算法中的應用
該系統(tǒng)采用JPEG壓縮算法，該算法是將圖像數(shù)據(jù)分成8x8的矩陣塊、離散余弦變換、量化、Z(Zigzag)形掃描和Huffman編碼，圖像數(shù)據(jù)JPEG壓縮時。需要分塊處理DSP外圍存儲器中的圖像數(shù)據(jù)。CPU對外圍存儲器的讀寫操作要慢于內(nèi)部DRAM存儲區(qū)。為提高圖像壓縮速度，在算法移植時，內(nèi)部DARAM建立兩個8x8的矩陣單元，DMA將外部存儲器的圖像數(shù)據(jù)以8x8的矩陣塊為單元傳輸?shù)降絻?nèi)部DARAM中的一個數(shù)組中，同時實現(xiàn)JPEG算法的分塊操作。利用DMA與CPU并行工作的特性，在CPU操作一個塊時，另一分塊傳輸數(shù)據(jù)，兩個數(shù)組交替進行，構成乒乓結構。圖像壓縮過程中需多次配置DMA，才能實現(xiàn)整個圖像數(shù)據(jù)從外存到內(nèi)存的傳輸和數(shù)據(jù)分塊。數(shù)據(jù)塊依次經(jīng)離散余弦變換、量化、Z變換及哈夫曼編碼，形成JPEG碼流。圖4為圖像壓縮的程序流程。
4．3 McBSP端口與無線模塊的連接
無線通信模塊nRF24L01通過SPI接口實現(xiàn)與DSP的數(shù)據(jù)通信，只需占用4根數(shù)據(jù)線且傳播速度快。DSP的MeBSP的時鐘停止模式與SPI協(xié)議兼容。當McBSF設置成時鐘停止模式時，發(fā)送器和應答器內(nèi)部同步，McBSP就作為一個SPI主／從設備使用。系統(tǒng)中DSP的McBSP作為SPI的主設備，主要的McBSP控制寄存器位設置如下：
RPHASE=XPHASE=0，∥單相幀
RFRLEN1=XFRLEN=0，／每幀一個數(shù)據(jù)單元
RWDLEN1=XWDLEN1=000b，／／數(shù)據(jù)單元字長8位
CLKRP=CLKXP=O，／／時鐘下降沿接收數(shù)據(jù)。在上升沿處發(fā)送數(shù)據(jù)
FSRP=FSXP=0，／／幀同步信號高有效
RDATDLY=XDATDLY=01b，／／1位數(shù)據(jù)延遲
通過此種方式實現(xiàn)與nRF24L01串行通信。DMA的寄存器配置和圖像數(shù)據(jù)傳輸?shù)腄MA配置可以參考圖像壓縮DMA的配置。
評論