嵌入式系統(tǒng)架構(gòu)發(fā)展趨勢及比較分析

2、RISC家族之MIPS處理器 MIPS是美國歷史悠久的RISC處理器體系，其架構(gòu)的設(shè)計(jì)，也如美國人的性格一般，相當(dāng)?shù)拇髿馇依硐牖IPS 架構(gòu)起源，可追溯到1980年代，斯坦福大學(xué)和伯克利大學(xué)同時(shí)開始RISC架構(gòu)處理器的研究。 MIPS公司成立于1984年，隨后在 1986年推出第一款R2000處理器，在1992年時(shí)被SGI所并購，但隨著MIPS架構(gòu)在桌面市場的失守，后來在1998年脫離了SGI，成為 MIPS技術(shù)公司，并且在1999年重新制定 公司策略，將市場目標(biāo)導(dǎo)向嵌入式系統(tǒng)，并且統(tǒng)一旗下處理器架構(gòu)，區(qū)分為 32-bit以及64-bit兩大家族，以技術(shù)授權(quán)成為主要營利模式。

MIPS除了在手機(jī)中應(yīng)用得比例極小外，其在一般數(shù)字消費(fèi)性、網(wǎng)絡(luò)語音、個(gè)人娛樂、通訊、與商務(wù)應(yīng)用市場有著相當(dāng)不錯(cuò)的成績，不過近年來因?yàn)槠渌麵P授權(quán)公司的興起，其占有比率稍有衰退。MIPS應(yīng)用最為廣泛的應(yīng)屬家庭視聽電器（包含機(jī)頂盒）、網(wǎng)通產(chǎn)品以及汽車電子方面。對于MIPS，其核心技術(shù)強(qiáng)調(diào)的是多執(zhí)行緒處理能力（Multiple issue,國內(nèi)也通常稱作多發(fā)射核技術(shù)，以下以此稱謂）。一般來說，多核心與多發(fā)射是兩個(gè)并不是互斥的體系，可以彼此結(jié)合，然而在嵌入式領(lǐng)域，ARM與 MIPS這兩大處理器IP廠商對這兩個(gè)架構(gòu)的態(tài)度不同，造成這兩個(gè)架構(gòu)在嵌入式市場上對抗的結(jié)果。

MIPS 的多發(fā)射體系為MIPS34K系列，此為32位架構(gòu)處理器，從架構(gòu)上來看，其實(shí)多發(fā)射核技術(shù)只是為了盡量避免處理單元閑置浪費(fèi)而為的折衷手段，就是將處理器中的閑置處理單元，分割出來虛擬為另一個(gè)核心，以提高處理單元的利用率。在技術(shù)上，為了實(shí)現(xiàn)硬件多重處理，多核心與多發(fā)射兩者對于軟件最佳化的復(fù)雜度方面同樣都比單核心架構(gòu)來得復(fù)雜許多。 34K核心能執(zhí)行現(xiàn)有的對稱式二路SMP操作系統(tǒng)（OSes）與應(yīng)用軟件，通過操作系統(tǒng)的主動(dòng)管理，現(xiàn)有的應(yīng)用軟件也能善用多發(fā)射處理能力。它亦能應(yīng)用在多個(gè)執(zhí)行線程各自有不同角色的（AMP或非對稱式多重處理）環(huán)境下。此外，34K核心能設(shè)定一或兩個(gè)虛擬處理組件（VPE）以及多至5個(gè)線程內(nèi)容（Thread Content），提供相當(dāng)高的設(shè)計(jì)彈性。MIPS的多發(fā)射在任務(wù)切換時(shí)，有多余的硬件緩存器可以記錄執(zhí)行狀態(tài)，避免切換任務(wù)時(shí)，因?yàn)楸仨氈匦录虞d指令，或者是重新執(zhí)行某部分的工作，造成整個(gè)執(zhí)行線程的延遲。不過即便能夠達(dá)到同時(shí)執(zhí)行多個(gè)任務(wù)的能力，多發(fā)射處理器本質(zhì)上仍然是單核心處理器，在單一執(zhí)行緒面臨高負(fù)載時(shí)，其它執(zhí)行緒的處理時(shí)間就有可能會(huì)被壓縮，甚至被暫停。而不同執(zhí)行緒在執(zhí)行的過程中，諸如內(nèi)存鎖定、解鎖以及同步等處理過程在多發(fā)射體系上也會(huì)發(fā)生，因此在極端情況下，多發(fā)射的性能是明顯比不上原生多核心架構(gòu)的（以兩個(gè)執(zhí)行緒對兩個(gè)核心的比較而言）。不過多發(fā)射體系的優(yōu)點(diǎn)在于硬件效率高，理論上功耗也能有效降低。部分IC設(shè)計(jì)公司也推出了基于MIPS架構(gòu)的平行架構(gòu)多核心，形成兼具多核與多發(fā)射的應(yīng)用架構(gòu)，相信在未來這種體系將會(huì)納入MIPS的原生架構(gòu)當(dāng)中，以應(yīng)付更復(fù)雜的應(yīng)用。

3、RISC家族之PowerPC PowerPC 是一種RISC多發(fā)射體系結(jié)構(gòu)。二十世紀(jì)九十年代，IBM（國際商用機(jī)器公司）、Apple（蘋果公司）和Motorola（摩托羅拉）公司開發(fā) PowerPC芯片成功，并制造出基于PowerPC的多處理器計(jì)算機(jī)。PowerPC架構(gòu)的特點(diǎn)是可伸縮性好、方便靈活。第一代PowerPC采用 0.6微米的生產(chǎn)工藝，晶體管的集成度達(dá)到單芯片300萬個(gè)。Motorola公司將PowerPC內(nèi)核設(shè)計(jì)到SOC芯片之中，形成了 Power QUICC（Quad Integrated Communications Controller）, Power QUICC II 和 Power QUICC III家族的數(shù)十種型號的嵌入式通信處理器。 Motorola的基于PowerPC體系結(jié)構(gòu)的嵌入式處理器芯片有 MPC505、821、850、860、8240、8245、8260、8560等近幾十種產(chǎn)品，其中MPC860是Power QUICC 系列的典型產(chǎn)品，MPC8260是Power QUICC II系列的典型產(chǎn)品，MPC8560是Power QUICC III系列的典型產(chǎn)品。 Power QUICC 系列微處理器一般有三個(gè)功能模塊組成，嵌入式PowerPC核（EMPCC）, 系統(tǒng)接口單元（SIU）以及通信處理器（CPM）模塊，這三個(gè)模塊內(nèi)部總線都是32位。除此之外Power QUICC中還集成了一個(gè)32位的RISC內(nèi)核。Power PC核主要執(zhí)行高層代碼，而RISC則處理實(shí)際通信的低層通信功能，兩個(gè)處理器內(nèi)核通過高達(dá)8K字節(jié)的內(nèi)部雙口RAM相互配合，共同完成MPC854強(qiáng)大的通行控制和處理功能。CPM以RISC控制器為核心構(gòu)成，除包括一個(gè)RISC控制器外，還包括七個(gè)串行DMA（SDMA）通道、兩個(gè)串行通信控制器（SCC）、一個(gè)通用串行總線通道（USB）、兩個(gè)串行管理控制器（SMC）、一個(gè)I2C接口和一個(gè)串行外圍電路（SPI），可以通過靈活的編程方式實(shí)現(xiàn)對Ethemet、 USB、T1/E1,ATM等的支持以及對UART, HDLC等多種通信協(xié)議的支持。 Power QUICCII 完全可以看作是 Power QUICC的第二代，在靈活性、擴(kuò)展能力、集成度等方面提供了更高的性能。Power QUICC 11同樣由嵌入式的PowerPC核和通信處理模塊CPM兩部分集成而來。這種雙處理器器的結(jié)構(gòu)由于CPM承接了嵌入式Power PC核的外圍接口任務(wù)，所以較傳統(tǒng)結(jié)構(gòu)更加省電。CPM交替支持三個(gè)快速串行通信控制器（FCC），二個(gè)多通道控制器（MCC），四個(gè)串行通信控制器（SCC），二個(gè)串行管理控制器（SMC），一個(gè)串行外圍接口電路（SPI）和一個(gè)12C接口。嵌入式的Power PC核和通信處理模塊（CPM）的融和，以及Power QUICCII的其他功能、性能縮短了技術(shù)人員在網(wǎng)絡(luò)和通信產(chǎn)品方面的開發(fā)周期。 同Power QUICCII相比，Power QUICCIII集成度更高、功能更強(qiáng)大、具有更好的性能提升機(jī)制。Power QUICCIII中的CPM較Power QUICCII產(chǎn)品200MHz的CPM的運(yùn)行速度提升了66%，達(dá)到333MHz，同時(shí)保持了與早期產(chǎn)品的向后兼容性。這使得客戶能夠最大范圍的延續(xù)其現(xiàn)有的軟件投入、簡化未來的系統(tǒng)升級、又極大的節(jié)省開發(fā)周期。Power QUICCIII通過微代碼具有的可擴(kuò)展性和增加客戶定制功能的特性，能夠使客戶針對不同應(yīng)用領(lǐng)域開發(fā)出各具特色的產(chǎn)品。這種從Power QUICC II開始就有的微代碼復(fù)用功能，已經(jīng)成為簡化和降低升級成本的主要設(shè)計(jì)考慮。 PowerPC一般應(yīng)用在服務(wù)器或運(yùn)算能力強(qiáng)大的專用計(jì)算機(jī)上，以及游戲機(jī)上。

4、RISC家族之ARC 架構(gòu)與其它RISC處理器技術(shù)相較起來，ARC的可調(diào)整式（Configurable）架構(gòu)，為其在變化多端的芯片應(yīng)用領(lǐng)域中爭得一席之地。其可調(diào)整式架構(gòu)主要著眼于不同的應(yīng)用，需要有不同的功能表現(xiàn)，固定式的芯片架構(gòu)或許可以面面俱到，但是在將其設(shè)計(jì)進(jìn)入產(chǎn)品之后，某些部分的功能可能完全沒有使用到的機(jī)會(huì)，即使沒有使用，開發(fā)商仍需支付這些多余部分的成本，形成了浪費(fèi)。由于制程技術(shù)的進(jìn)步，芯片體積的微縮化，讓半導(dǎo)體廠商可以利用相同尺寸的晶圓切割出更多芯片，通過標(biāo)準(zhǔn)化，則是有助于降低芯片設(shè)計(jì)流程，單一通用IP所設(shè)計(jì)出來的處理器即可應(yīng)用于各種用途，不需要另辟產(chǎn)能來生產(chǎn)特定型號或功能的產(chǎn)品，大量生產(chǎn)也有助于降低單一芯片的成本，而這也是目前嵌入式處理器的共通現(xiàn)象。 在ARC的設(shè)計(jì)概念中，是追求單一芯片成本的最小化，量體裁衣，這需要在設(shè)計(jì)階段依靠特定EDA軟件才能做到。

ARC 近期也推出了基于700系列的多媒體應(yīng)用加速處理器，其中整合了ARC 700通用處理核心，以及高速SIMD處理單元，可以在低時(shí)鐘下輕松進(jìn)行諸如藍(lán)光光盤的H.264編譯碼處理，此架構(gòu)稱為VideoSubsystem，基本上該應(yīng)用處理器就可以擔(dān)任通用運(yùn)算工作，不過也可以與其它諸如 ARM或 MIPS體系進(jìn)行連結(jié)，以滿足應(yīng)用程序的兼容性與影音數(shù)據(jù)流的加速。

5、RISC家族之Tensilica架構(gòu) Tensilica公司的 Xtensa 處理器是一個(gè)可以自由配置、可以彈性擴(kuò)張，并可以自動(dòng)合成的處理器核心。Xtensa 是第一個(gè)專為嵌入式單芯片系統(tǒng)而設(shè)計(jì)的微處理器。為了讓系統(tǒng)設(shè)計(jì)工程師能夠彈性規(guī)劃、執(zhí)行單芯片系統(tǒng)的各種應(yīng)用功能，Xtensa 在研發(fā)初期就已鎖定成一個(gè)可以自由裝組的架構(gòu)，因此我們也將其架構(gòu)定義為可調(diào)式設(shè)計(jì)。