新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 利用商業(yè)化平臺快速開發(fā)嵌入式系統(tǒng)

利用商業(yè)化平臺快速開發(fā)嵌入式系統(tǒng)

作者: 時間:2010-01-14 來源:網(wǎng)絡(luò) 收藏
的應(yīng)用已經(jīng)相當(dāng)?shù)膹V泛,曾有專家預(yù)言――的明天就相當(dāng)于PC的今天,如今從某種程度上講預(yù)言已經(jīng)實現(xiàn),被廣泛應(yīng)用于工業(yè)設(shè)備、汽車航空、醫(yī)療電子、消費電子等領(lǐng)域,與此同時市場競爭也愈加激烈,如何地將符合需求的產(chǎn)品投入市場成為在競爭中保持一席之地的關(guān)鍵。然而,隨著系統(tǒng)構(gòu)架的日益復(fù)雜化,例如,多核多任務(wù)的環(huán)境,MPU、DSP和FPGA混合編程,以及處理器和工具的多樣化等,都給嵌入式系統(tǒng)人員帶來了很大的挑戰(zhàn)。第三方獨立市場預(yù)測機(jī)構(gòu)Embedded Market Forecasters(EMF)在對900多名嵌入式系統(tǒng)人員進(jìn)行調(diào)研后指出,超過50%的嵌入式設(shè)計比預(yù)期時間晚上市,而平均延遲時間高達(dá)近4個月;并且在已發(fā)布的產(chǎn)品中,有近30%的設(shè)計未達(dá)到預(yù)期的功能和指標(biāo)。

因此必須采取一定的措施來加快設(shè)計流程,提高設(shè)計質(zhì)量,一種解決方案是采取現(xiàn)成可用的。在開發(fā)一個嵌入式設(shè)備時,除了考慮處理器架構(gòu)、操作系統(tǒng)性能、以及其他組件之外,開發(fā)人員必須決定系統(tǒng)的哪些部分需要設(shè)計、哪些部分需要購買現(xiàn)成設(shè)備。如果采用自行設(shè)計的方案,其優(yōu)勢在于可以全面地自定義最終的解決方案并優(yōu)化成本,但是任何設(shè)計規(guī)格的更改或疏忽都將導(dǎo)致漫長且成本高昂的延期。與此相對的,使用商業(yè)現(xiàn)成的將增加產(chǎn)品的銷售成本,或者可能為一些不需要的特性而花費成本,但是通常來說,現(xiàn)成的系統(tǒng)提供了更快的驗證周期,因而也就具有更為快捷的設(shè)計流程,從而在更短的上市時間內(nèi)保證設(shè)計的質(zhì)量。下文將闡述用于開發(fā)嵌入式系統(tǒng)的兩種方案:自行設(shè)計或使用現(xiàn)成,并且討論與這兩種方案相關(guān)的技術(shù)和經(jīng)濟(jì)風(fēng)險。

本文引用地址:http://butianyuan.cn/article/152136.htm

方案一:自行設(shè)計

在開發(fā)之前,需要為系統(tǒng)的核心控制部分選擇一種處理器技術(shù)。例如以下五種技術(shù):

1. 微控制器-微控制器的成本極為低廉,并且通常在單一的芯片上提供了集成的解決方案,且包括I/O外圍設(shè)備。它們通常帶有極小的片上存儲容量,而且難以用于復(fù)雜性高和需要擴(kuò)展的場合。此外,其時鐘速率通常是10MHz的數(shù)量級,因此一般不能實現(xiàn)高性能的控制循環(huán)。

2. 微處理器-和微控制器相比,微處理器的時鐘速率更高且通常具有外部存儲接口,因而性能和擴(kuò)展性并不成問題。但是應(yīng)用程序可能需要進(jìn)行復(fù)雜的驅(qū)動開發(fā),因為微處理器通常并不帶有片上模擬外圍設(shè)備。此外,微處理器可能需要高密度的封裝技術(shù),例如球柵陣列封裝(ball-grid array,即BGA),這將導(dǎo)致較復(fù)雜的制造流程,增添了更為困難的硬件調(diào)試工作。

3. 數(shù)字信號處理器(DSP)-DSP是一種專用的微處理器,它提供額外的指令以優(yōu)化特定的數(shù)學(xué)函數(shù),例如乘法和累加操作。DSP對于計算繁重的應(yīng)用場合來說是極為有用的,但是通常需要專業(yè)的知識來它的軟件性能。

4. 專用集成電路(ASIC)-ASIC芯片是專為某個特定的應(yīng)用而設(shè)計的,不具有通用性。對于解決諸如功耗和產(chǎn)品成本等問題,ASIC被廣泛認(rèn)為是一種極好的方案。但是,極為昂貴的ASIC開發(fā)和制造流程通常讓人望而卻步,一般僅限于具有極大產(chǎn)量的產(chǎn)品。

5. 現(xiàn)場可編程門陣列(FPGA)-FPGA在自定義的ASIC設(shè)計和現(xiàn)成的技術(shù)之間提供了極好的平衡。它們具有高度的專有化性能,同時可以通過編程重新配置邏輯模塊,因而其開發(fā)成本與ASIC相比要低得多。雖然FPGA可以被應(yīng)用于各種場合,但是一般來說復(fù)雜的FPGA設(shè)計并不常見,因為對于大部分習(xí)慣于使用C語言進(jìn)行順序編程的嵌入式軟件開發(fā)者來說,VHDL編程格式顯得十分陌生。

在許多情況下,單一的處理器技術(shù)并不足以解決應(yīng)用的需求,因此,混合式架構(gòu)逐漸成為發(fā)展的方向。如圖1所示,實時處理器用來管理網(wǎng)絡(luò)通信和用戶界面,而FPGA則負(fù)責(zé)與I/O模塊的接口和高速控制等任務(wù)。這種混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計中變得十分普遍。

圖1、混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計中變得十分普遍。在這種混合式架構(gòu)中,實時處理器用來管理網(wǎng)絡(luò)通信和用戶界面,而FPGA則負(fù)責(zé)與I/O部件的接口和高速控制任務(wù)。


在確定了使用何種處理器技術(shù)之后,設(shè)計人員還需要完成I/O電路的開發(fā)。如果嵌入式系統(tǒng)中存在任何的模擬信號,那么就需要使用模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、以及相應(yīng)的軟件驅(qū)動。模擬電路的設(shè)計同樣會遇到很多復(fù)雜的問題,限于篇幅本文不再贅述。

方案二:現(xiàn)有平臺

另外一種方案就是使用現(xiàn)成的平臺來開發(fā)嵌入式系統(tǒng)。雖然通常來說需要付出比板卡組件成本更高的價錢,但是可以顯著縮短產(chǎn)品進(jìn)入市場的時間。除此之外,這些系統(tǒng)具有較好的可擴(kuò)展性。隨著處理器技術(shù)的進(jìn)步,嵌入式系統(tǒng)出現(xiàn)以下幾種不同的實現(xiàn)技術(shù):

linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉