基于I2C總線的鍵盤驅(qū)動的設計與實現(xiàn)

1 引 言

隨著嵌入式系統(tǒng)的飛速發(fā)展，嵌入式PC在許多領域得到廣泛應用。其中嵌入式鍵盤作為一種人機交互工具，有著非常重要的作用。通常的鍵盤設計采用陣列的設計方式，例如一個含有9個鍵值的鍵盤需要6個通用I／O口來實現(xiàn)通信。鍵盤的鍵值越多，需要的通用I／O口也越多。

I2C(Inter-Integrated Circuit)總線是一種由Philips公司開發(fā)的2線式串行總線，用于連接微控制器及其外圍設備。I2C總線最主要的優(yōu)點是其簡單性和有效性。由于接口直接在組件上，因此I2C總線占用的空間非常小。I2C總線的另一個優(yōu)點是，它支持多主控(multimastering)，其中任何能夠進行發(fā)送和接收的設備都可以成為主總線。一個主控能夠控制信號的傳輸和時鐘頻率。但在任何時間點上只能有一個主控。

I2C的這些特點使得在許多設計中備受青睞，本文所介紹的MAX7347-7349系列芯片，即是一款I2C兼容芯片。它將鍵值掃描等一系列操作封裝在芯片內(nèi)部完成，CPU只需要通過I2C總線與芯片通信，通過向芯片寫入一定的命令完成某些操作。從而簡化了鍵盤驅(qū)動的處理。而且由于I2C支持多主控，因此不影響系統(tǒng)其他設備的操作。整個過程只需要3個通用I／O口與CPU通信，可以處理多達64個鍵值的響應，有效地節(jié)省了通用I／O口。

2 基本原理

2.1 鍵盤驅(qū)動實現(xiàn)原理

通常的鍵盤采用矩陣式原理，例如對于一個含20個鍵值的鍵盤，采用4×5的矩陣陣列，即4行5列。其中行和列直接與CPU的I／O口相連，4個I／O口作為中斷I／O口。一旦外部有鍵按下，就會產(chǎn)生中斷，由于鍵盤被按下后，該鍵對應的行和列被連通，因此根據(jù)判斷各列對應的I／O口的電平，可以得到被按下鍵的位置，從而采取相應的響應。

本文所采用的MAX7347-7349系列芯片內(nèi)部有一個FIFO隊列，他在內(nèi)部完成按鍵去抖、掃描鍵值、按鍵自動重復，以及某些時刻報警等一系列復雜的操作，而鍵盤驅(qū)動本身是需要通過發(fā)送一系列的命令來得到所需要的某些狀態(tài)值，從而進行相應的操作。

2.2 I2C總線通信原理

I2C總線是由數(shù)據(jù)線SDA和時鐘SCL構成的串行總線，可發(fā)送和接收數(shù)據(jù)。各種被控制電路均并聯(lián)在這條總線上，每個電路和模塊都有惟一的地址。CPU會發(fā)出地址碼用來選址，即接通需要控制的電路。所以，各控制電路雖然掛在同一條總線上，卻彼此獨立，互不相關。

I2C總線定義了嚴格的傳輸信號來完成一次傳輸。

開始信號：當SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。

結束信號：當SCL為低電平時，SDA由低電平向高電平跳變，結束傳送數(shù)據(jù)。如圖1所示。

注意：SDA線上的數(shù)據(jù)狀態(tài)僅在SCL為低電平的期間才能改變，SCL為高電平的期間，SDA狀態(tài)的改變會被識別為起始和停止條件。

應答信號：接收數(shù)據(jù)的IC在接收到8 b數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的IC發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出1個信號后，等待受控單元發(fā)出1個應答信號，CPU接收到應答信號后，根據(jù)實際情況做出是否繼續(xù)傳遞信號的判斷。若未收到應答信號，由判斷為受控單元出現(xiàn)故障。如圖2所示。

3 具體實現(xiàn)

3.1 接口電路

如圖3所示MAX7347芯片電路示意圖。

其中11個腳為鍵盤陣列輸入連接到鍵盤外設，3行8列，最多可以控制24個不同按鍵。3個腳與PXA 270直接通信，INT為中斷腳，按鍵按下為低電平，SCL為I2C兼容串行時鐘輸入，SDA為I2C兼容串行I／O口。

當有鍵按下時，連接到鍵盤的11個腳會有電平的變化，芯片會根據(jù)電平的變化得到按下鍵的鍵值，然后存放在芯片內(nèi)部的FIFO中，同時把INT腳下拉為低電平。此時鍵盤驅(qū)動在檢測到INT變低之后會通過SDA向芯片發(fā)送一系列命令，芯片通過SDA傳回給驅(qū)動相應的狀態(tài)及值。SCL和SDA的電平變化嚴格遵循2.2節(jié)介紹的I2C總線通信信號規(guī)律。

上一頁 1 2 下一頁